Преобразователь двоично-десятичного кода в двоичный Советский патент 1981 года по МПК G06F5/02 

{5) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ

Изобретение относится к автоматик и вычислительной технике и может бы использовано при построении двоичнодесятичных преобразователей. Известен преобразователь двоичнодесятичных чисел в двоичные l, содержащий двоичные полные сумматоры, включенные последовательно по нарастанию двоичных разрядов. Недостаток известного устройства состоит в большом объеме аппаратуры. Наиболее близким решением по технической сущности и достигаемому результату к изобретению является преобразователь двоично-десятичного кода в двоичный 2, содержащий блок суммирования, выполненный на многовходовых одноразрядных сумматорах, ин формационные выходы которых являются разрядными выходами преобразователя, а выход переноса i-ro многовходового одноразрядного сумматора (()) где п - число разрядов двоичного кода, соединен с входом переноса (i+1)ГО многовходового одноразрядного сумматора, вход j-ro разряда ()-ro Десятичного разряда преобразователя () соединен с входами многовходовых одноразрядных сумматоров, в соответствии с весами единичных значений двоичного представления числа z --io -l Недостаток данного преобразователя состоит в относительно большой сложности, связанной с большим числом входов суммирующего блока. Целью изобретения являются упрощение преобразователя и уменьшение его аппаратурных затрат. Поставленная цель достигается тем, что преобразователь двоично-десятичного кода в двоичный, содержащий блок суммирования, выполненный на многовходовых одноразрядных сумматорах, информационные выходы которых являются разрядными выходами преобразователя, а выход переноса i-ro многовходового одноразрядного сумматора (i-1 (n-l)). .8 где n - число разрядов двоимного кода, соединен с входом переноса (i+l)го многовходового одноразрядного сумматора, вход j-ro разряда ()k-ro десятичного разряда преобразователя () соединен с входами многовходовых одноразрядных сумматоров, в соответствии с весами единичных значений двоичного представления числа . , дополнительно содержит группу элементов НЕ, входы которых соединены соответственно с входами q-ro десятичного разряда преобразователя (), где m - число десятичных разрядов преобразователя, j-й вход q-ro десятичного разряда преобразователя соединен с входом т-го многовходового одноразрядного сумматора (m llog -Ю С+1+J) и входами многовходовых одноразрядных сумматоров в соответствии с единичными значениями р младших разрядов двоичного представления числа 2 10 (гдер номер старшего нулевого разряда), выход j-ro элемента НЕ q-ro десятичного разряда группы соединен с входом многовходового одноразрядного сумматора, в соответствии с весом (р+.1)-го разряда двоичного представления числа 2 -10 , дополнительный вход введения константы преобразователя соединен с входом многовходового одноразрядного сумматора в соответствии с весом (р+1)-го разряда двоичного представления числа 10 5 и с входами многовходовых одноразрядных сумматоров, с весами, большими веса (р+1)-го разряда, кроме многовходовых однораз рядных сумматоров, подключенных вхо дами к выходам элементов НЕ группы. На чертеже представлена блок-схем предлагаемого устройства на примере преобразования четырехразрядного дво ично-десятичного числа. Преобразователь содержит входы Iразделенные по тетрадам, соответству щим разрядам десятичного числа, причем нулевым входам соответствуют ве са 1, 10, 100, 1000, суммирующий блок 5, информационные выходы 6 преобразователя, многовходовые одноразрядные сумматоры 7 группу элементов НЕ 8 и дополнительный вход 9 введени константы. Алгоритм преобразования основан на замене десятичных весов, начиная с четвертой тетрады ближайшими больш ми значениями двоичных разрядов, при чем последние дополняются таким об. 4 азом, чтобы избыток над значением есятичного числа также был равен веу двоичного разряда. Например, десяичный вес 1000 заменяется на 1000+32, Гашение избыточных чисел, введенных в суммирующий блок, осуествляется путем прибавления контанты, вызывающей переполнение сумирующего блока. Работу устройства проиллюстрируем а следующем примере При поступлении на входы десятичого числа 1000, представленного в воично-десятичном коде, на левый ход четвертой декады подается значеие, равное 1. Левый вход четвертой екады соединен с входами многовхоовых одноразрядных сумматоров 7 с ноерами и 1 11, а также с одним из входов блока элементов НЕ 9, вход коорого соединен с многовходовым одноазрядным сумматором с номером . В рассматриваемом случае на входы блока суммирования поступают следующие коды: С - константа, поступающая с Дбпол« нительного входа 9 и равна: С 11111000100000, а - код, поступающий с входом 1- устройства и равный: а 0001 00 0000 ЮОО; Ь - код, поступающий с выхода группы элементов НЕ 8 и равный Ь 00000111000000. Результат на выходах 6 преобразователя равен сумме перечисленных выше кодов без учета переноса со старшего разряда С + а + Ь 11111000100000 + 00010000001000 00000111000000 00001111101000, который представляет входное число 1000 в двоичной системе счисления. Число, добавляемое к значению стар шего двоичного разряда, равно младшим разрядам двоичного представления веса десятичного разряда. Причем эта группа разрядов ограничивается разрядом, имеющим нулевое значение в старшей группе разрядов. Действительно, для того чтобы получить число 1032 из числа 1000 1111101000 - 1000 1 32 10000001000 1032 Необходимо вызвать переполнение при сложении. Для этого необходимо прибавить единицу в разряд, содержащий младшую единицу в группе, состоящую из одних единиц. Младшая группа разрядов числа 1000 и 1032 совпадает. Квадратом выделен разряд, ограничивающий младшую группу разрядов. Использование группы элементов НЕ и новых связей между компонентами вы годно отличает предлагаемое устройство от указанного прототипа, так как позволяет сократить общие аппара турные затраты. Для приведенной на чертеже схеме устройства, предназначенного в качестве примера, для преобразования - четырехразрядного двоично-десятичного числа в. двоичный ко количество входов для многовходовых одноразрядных сумматоров сократилось Так, например, в многовходовом одноразрядном сумматоре с номером по схеме прототипа необходимо, без учета количества входов для организа ции многоуровневого переноса с много входового одноразрядного сумматора с номером , четыре входа. В предлагаемом устройстве, как видно из схемы, задействовано всего два входа Аналогично, в схеме прототипа для многовходового одноразрядного сумматора с номером необходимо шесть входов, а в предлагаемом устройстве задействовано три входе. Общая экономия количества входов в предлагаемом устройстве без учета многоуровневого переноса составляет шесть входов Формула изобретения Преобразователь двоично-десятичного кода в двоичный, содержащий блок суммирования, выполненный на многовходовых одноразрядных сумматорах, информационные выходы которых являются разрядными выходами преобразователя, а выход переноса i-ro многовходового одноразрядного сумматора ( (п-1)), где п - число разрядов двоичного кода 8 6 соединен с входом переноса (i+l)-ro многовходового одноразрядного сумматора, вход j-ro разряда (j )k-ro десятичного разряда преобразователя, () соединен с входами многовходовых одноразрядных сумматоров в соответствии с весами единичных значений двоичного представления числа 2. , отличающийся тем, что, с целью упрощения преобразователя и уменьшения его аппаратурных затрат, он содержит группу элементов НЕ, входы которых соединены соответственно с входами q-ro десятичного разряда преобразователя ( т) где m - число десятичных разрядов преобразователя, j-й вход q-ro десятичного разряда преобразователя соединен с входом т-го многовходового одноразрядного сумматора (m 3log2 lOf C+l+j) и входами многовходовых одноразрядных сумматоров, в соответствии с единичными значениями р младших разрядов двоичного представления числа 10 V (где р - номер старшего нулевого разряда), выход j-ro элемента НЕ q-ro десятичного разряда группы соединен, с входом многовходового одноразрядного сумматора в соответствии с весом (р+1)-го разряда двоичного представления числа , дополнительный вход введения константы преобразователя соединен с входом многовходового одноразрядного сумматора в соответствии с весом (р+1)-го разряда двоичного представления числа 109 и с входами многовходовых одноразрядных сумматоров с весами, большими веса (р+1)-го разряда, кроме многовходовых одноразрядных сумматоров, подключенных входами к выходам элементов НЕ группы. Источники информации, принятые во внимание при экспертизе 1,Патент США № 3705299. кл. 235-155, опублик. 1975. 2.Авторское свидетельство СССР If it51991, кл. G Об F 5/02, 1973 (прототип).