Устройство для контроля логических блоков Советский патент 1981 года по МПК G06F11/04 

(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ

Изобретение относится к вычислительной технике и может быть использовано для контроля логических блоков средств ЦВТ. Известно устройство для тестового контроля цифровых узлов ЦВМ, содержащее блок памяти, блок ввода, регистр тестов, схемы сравнения, индикаторы и формирователи входных сигналов 1 Недостатком известного устройства является низкая производительность вследствие значительных затрат времени на подачу большого числа тесто.вых наборов. Количество тестовых наборов, необходимых для контроля логических блоков с помощью известного устройства, велико, вследствие того, что -при параллельной во времени подаче рсех разрядов каждого тестового набора на входы контролируемого логи блока, содержащего последовательностные схемы (триггеры), возникают гоночные ситуации и поэтому для их устранения каждый тестовый набор разделяют на несколько элементарных тестов. Поэтому тест-программа становится длиннее и требует большего времени для исполнения. Наиболее близким техническим реше нием к предлагаемому является устрой ство для контроля блоков радиоэлектронной аппаратуры, содержащее блокуправления, блок памяти, соединенный входом с первым выходом блока управления, а выходами - с первыми входами блока записи, второй вход которого соединен со вторым выходом блока управления, регистр теста, выходы которого соединены соответственно с первыми входами элементов сравнения и первыми входами элементов коммутации, вторые входы которых соединены с третьими выходами блока управления, третьи - с выходами контролируемого блока и со вторыми входами соответствующих элементов сравнения, выходы котс|рых соединены с входами блока управления 2. Однако устройство также обладает низкой производительностью из-за невозможности совмещения нескольких элементарных тестов во времени при контроле последовательностных логических схем, при создании гоночных ситуаций. Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается тем, что в устройство для контроля логичес ких блоков, содержащее блок управлениЯ)блок памяти, соединенный своим входом с первым выходом-блока управления, а выходами - с первыми входами блока записи, второй вход которого соединен со вторым выходом 0лока управления, регистр теста,выходы которого соединены соответственно с пер §ыми входами элементов сравнения и первыми входами элементов коммутации вторые входы которых соединены с третьими выходами блока управления, третьи - с выводами контролируемого блока и со вторыми входами соответствующих элементов сравнения, выходы которых соединены с входами блока управления, введены генератор импульсов, триггер, счетчик, дешифратор, первый элемент И и по числу входов регистра теста - вторые элементы И, первые входы которых соединены с соответствующими выходами блока записи информации, вторые входы - с co&fSS CTgTfoадими выходами дешифратора, выходы - с входами регистра теста, первые входы дешифратора подключены к первшвыходам счетчика, второй выход которого соединен с третьими входами элементов сравнения и первым входом триггера, второй вход которого соединен с первым выходом блока управлени третий вход - с четвертым выходом -блока управления, а выход - с первым входом первого элемента И, второй вход которого подключен к выходу генератора импульсов, а выход - ко входу счетчика и второму входу дешифратора .

На чертеже приведена блок-схема устройства.

Устройство для контроля логического блока 1 содержит блок 2 управления, блок 3 памяти, блок 4 записи, регистр 5 теста, элементы 6 сравнения, элементы 7 коммутации, генератор 8 импульсов, триггер 9, первый элемент И 10, счетчик И, дешифратор 12, вторые элементы И 13.

Устройство работает следукицим образом.

Контролируемый логический блок 1 имеет п выводов для подключения при контроле, каждый из которых может быть входом или выходом. Разделение -выводов на входы и выходы осуществляют элементы 7, соединяя выходы ретистра 5 с входами, блока 1 или отключая, выходы регистра 5 от выходов блока 1 по сигналам блока 2. Блок 3 памят и содержит тестовые слова, предста1вляк1цие собой совокупность и .о ,, соответствующие входным на борам и эталонным выходным реакциям блока .1. Проверка осуществляется путем сравнения на элементах 6 выход-ной реакции эталонного блока, записанной в блоке7 памяти, с реакцией контролируемого блока 1.

Перед проверкой блок 2 вцдает им.пульс сброса, который устанавливает

риггер 9 в О состояние и этим апрещает прохождение импульсов с енератора 8 через элемент И 10 на счетчик 11. Этот же импульс выбирает в блоке 3 первое тестовое слово. Одновременно с этим блок 2 переводит элементы 7 в положения, соответствующие входам или выходам блока 1. По сигналу Запись блок 2 выводит первое тестовое слово из блока 3 в блок 4. Информация первого тестового слова с выходов блока 4 поступает на первые входы элементов И 13, которые закрыты по вторым входам сигналами с ешифратора 12.

Затем по сигналу Ввод блок 2 устанавливает триггер 9 в i состояние, открывая элемент И 10 для прохождения пачки импульсов с генератора 8 на счетный вход счетчика Ни. стробирующий вход дешифратора 12. В результате дешифратор 12 на своих выходах поочередно один за другим выает импульсные сигналы, которые стробируют элементы И 13, и последовательно разряд за разрядом вводит информацию первого теста из блока 4 через элементы И 13 в регистр 5, с выходов которого информация поступает на входы контролируемого блока 1 и элементов 6 сравнения. Импульс переполнения счетчика 11 устанавливает триггер 9 в О положение, прекр.ащая прохождение импульсов через элемент И 10, и производит ангшиз результата сравнения по элементам 6.

В случае, если выходная эталонная информация регистра 5 совпадает с реакцией блока 1 во всех разрядах, элементы 6 через блок 2 управления выводят из блока 3 следующее проверочное слово и т. д., пока блок 1 не будет проверен полностью. При несравнении хотя бы на одном из элементов 6 блок 2 выдает на блок 4 запрещакнций сигнал, останавливая этим проверку.

Последовательное во времени изменение состояний на входах контролируемого блока позволяет устранить неоднозначность на его выходах из-за гоночных ситуаций, имекядих место от одного вида блоков 1 к другому. Кроме этого, возможность задавать определенные последовательности входных воздействий для схем с памятью на одном тестовом наборе, которая в известном устройстве может быть реализована только в нескольких тестовых наборах, позволяет уменьшить количество тестовых слов в тест-программе. Время обращения к блоку 3 для вывода очередного тестового слова, которое определяется низкой скоростью устройств ввода-вывода, больше, чем время последовательного изменения состояний всех разрядов регистра теста, которое обеспечивается высокочастотныи элементами на интегральных микросхемах. За счет этого быстродействие предлагаемого устройства выше, чем у известного. Таким образом, введение генератор 8, триггера 9, счечика 11, дешифратора 12, первого 10 и вторых 13 элементов И позволяет исключить гоночны ситуации при контроле блоков с памятью и, следовательно, повысить быстр действие за счет совмещения несколь1иих элементарных тестовых наборов в одном. Формула изобретения Устройство для контроля логических блоков, содержащее блок управления, блок памяти, соединенный своим входом с первым выходом блока управления, а выходами - с первыми входами блока записи, второй вход которог соединен со вторым выходом блока управления, регистр теста, выходьг которого соединены соответственно с первыми входами элементов сравнения и первыми входами элементов коммутации, вторые входы которых соединены .с третьими выходами блока управления третьи - с выводами контролируемого блока и .со вторым входами соответствукядих элементов сравнения, выходы которых соединены с входами блока управления, отличающееся тем, что, с целью повышения быстродействия, в устройство введены генератор импульсов, триггер, счетчик, дешифратор, первый элемент И и по числу входов регистра теста - вторые элементы И, первые входы которых соединены с соответствующими выходами блока записи информации, вторые входы - с соответствующими выходами дешифратора, выходы - с входами регистра теста, первые входы дешифратора подключены к первым выходам} счетчика, второй выход которого соединен с третьими входами элементов сравнения и первым входом триггера, второй вход которого соединен с первым выходом блока управления, третий вход - с четвертым выходом блока управления, а выход - с первым входом первого элемента И, второй вход которого подключен к выходу генератора импульсов, а выход - ко входу счетчика и второму входу дешифратора. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 618742, кл. G 06 F 11/04, 197.7. 2.Йвторское свидетельство СССР № 598082, кл. G 06 F 11/04, 1976 (прототип).