Устройство для обработки информации Советский патент 1981 года по МПК G06F15/00 

Описание патента на изобретение SU868765A1

(54) УСТРОЙСТВО. ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ

Похожие патенты SU868765A1

название год авторы номер документа
Устройство для выполнения арифметических и логических операций над словами 1978
  • Казанцев Павел Николаевич
  • Корнев Михаил Дмитриевич
  • Мамаев Жаугашты
  • Отрохов Юрий Леонидович
  • Сокол Юрий Михайлович
  • Яковлев Владимир Алексеевич
  • Березенко Александр Иванович
  • Корягин Лев Николаевич
  • Калинин Сергей Евгеньевич
  • Марков Борис Львович
  • Суворов Валерий Александрович
SU767757A1
Устройство для обработки данных 1990
  • Телековец Валерий Алексеевич
SU1742813A1
Микропрограммируемый векторный процессор 1987
  • Вейц Александр Вениаминович
  • Дятчина Ирина Федоровна
  • Жуков Валерий Александрович
  • Криворучко Виталий Федорович
  • Малюгин Владимир Дмитриевич
  • Соколов Владимир Владимирович
  • Сперанская Ирина Владимировна
  • Шевцов Сергей Валентинович
  • Прангишвили Ивери Варламович
  • Левертов Яков Анатольевич
  • Денисенко Сергей Васильевич
SU1594557A1
Арифметико-логическое устройство связного процессора 1978
  • Александрова Людмила Александровна
  • Королев Александр Павлович
  • Осипов Александр Викторович
  • Федоров Сергей Николаевич
SU765808A1
Процессор микропрограмируемой ЭВМ 1989
  • Кричевский Борис Михайлович
  • Любарский Валерий Федорович
  • Якуба Анатолий Александрович
SU1697082A1
Устройство для контроля логических блоков 1986
  • Ивкин Юрий Павлович
  • Чернядьева Валентина Алексеевна
SU1386998A1
Устройство для сопряжения 1980
  • Вьюн Виталий Иванович
  • Зубец Алексей Филиппович
  • Масол Дмитрий Иванович
  • Сахаров Сергей Николаевич
SU877520A1
Устройство для сложения полей 1987
  • Золотовский Виктор Евдокимович
  • Коробков Роальд Валентинович
SU1479927A1
Процессор программируемого контроллера 1985
  • Сырель Павел Константинович
  • Сохина Ирина Николаевна
SU1406595A1
Система обработки нечеткой информации 1987
  • Алексенко Андрей Геннадьевич
  • Виноградов Владимир Борисович
  • Коночкин Анатолий Иванович
  • Куприянов Михаил Степанович
SU1444803A1

Иллюстрации к изобретению SU 868 765 A1

Реферат патента 1981 года Устройство для обработки информации

Формула изобретения SU 868 765 A1

I

Изобретение относится к вычислительной техгшке и может быть использовано в цифровых вычислительных системах, ориентированных на обработку векторов (массивов операндов).

Известны устройства для обработки информации, содержащие сумматоры, счетчики, регистры, коммутаторы, блоки памяти, узлы формирования команд и адресов 1 .

Недостаток этих устройств состоит в ограниченных функциональных возможностях, обусловленных необходимостью выполнения сложных и длительных процедур передачи управления по результатам обработки операндов, длина которых отличается от некоторого заданного фиксированного значения.

Известны также вычислительные системы, в которых условие передачи управления формируется по результатам обработки операндов переменной длины. Длина операндов задается в некотором диапазоне с определенным, дискретом: один бит 2, один байт 3.

Недостатком таких систем является то, что операнды в них рассматриваются как скалярные величины. Так, например, при выполнении операции сравнения в системе IBM/370 два поля длиной до 2 бит рассматриваются как два числа и формируется один из трех признаков - больше, равно, меньше.

В то же время довольно часто столь длинный операнд не является скалярной величиной, т.е. одним числом, а представляет собой вектор, т.е. массив величин. При анализе такого массива удобно пользоваться признаками, обоб10щенными по всему массиву: имеется ли среди величин хотя бы одна, удовлетворяющая проверяемому условию, например, имеется ли в партии хотя бы одно бракованное или не Бракованное изделие (в дальнейшем - условие хо15тя бы одна единица); все ли величины удовлетворяют проверяемому условию, например, все ли изделия в партии выполнены качественно или некачественно (в дальнейшем - условие все единицы).

20

Обобц енные признаки позволяют в определенных случаях значительно ускорить решение за счет J vleнъшeния количества операций проверки условий. Полезной также является возможность при формировании обобщенных признаков игнорировать результаты обработки отдельных элементов массива, например сбои измерительных устройств при обработке массива результатов измерений. Наиболее близкой к предлагаемому устройству является вычислительная система, содержащая арифметико-логическое устройство, нес- колько устройств формирования признаков результатов арифметико-логических операций, регистр длины обрабатываемого поля и регистр условий передачи управления, причем выходы арифметико-логического устройства соединены с .входами устройств формирова1шя признаков Недостатками известного устройства являютСП огра1шченная производительность системы из за отсутствия возможности формирования обоб щенных признаков результатов операций, если обрабатываемое поле представляет собой массив величин, а также отсутствие возможности запрещения использования признаков обработки отдельных групп разрядов (т.е. признаков некоторых результатов операции) при вании обобщешгых признаков обрабатываемого поля. Цель изобретения - повышение производительности вычислительной системы за счет расщирения ее функциональных возможностей, позволяющего уменьшить количество операций анализа обрабатываемого поля, рассматриваемого как массив операндов. Посдавленная цель достигается тем, что в устройство, содержащее арифметико-логический блок, выход которого соед.инен с первым входом блока сравнения результатов арифметикологических операций, регистр длины обрабаты-. Баемого поля и М регистров условий управления, введены регистр длины операндов, М блоков формирования обобщенных признаков ариф метико-логических операций и цшфратор, причем первый вход i-ro блока формирования обобщеггаых признаков арифметико-логических операций (i 1,М) соединен с i-ым входом блока сравнения результатов арифметако-логических операций, второй вход - через щифратор с выходом регистра длины обрабатываемог поля, а третий вход и выход - соответственно с выходом и входом i-ro регистра условий передачи управления, выход регистра длины операндов соединен с входом арифметико-логаческого блока и вторым входом блока сравнения результатов арифметико-логических операций. В устройство введены М регистров признако и коммутатор маски, причем первый вход i-ro блока формирования обобщенных признаков арифметико-логических операций дополнительно соединен с i-тым входом первой группы входов коммутатора маски и входом i-ro регастра признаков, четвертый вход - с выходом коммутатора маски, выход 1-го регистра признаков подключен к 1-тому входу второй группы входов коммутатора маски. Кроме того, блок формирования обобщенных признаков арифметико-логических операций содержит группу элементов И, группу элементов ИЛИ, элемент И, элемент ИЛИ и две группы элементов НЕ, причем группа входов элемента ИЛИ соединена с выходами соответствующих элементов И группы, первые, вторые и третьи входы которых подключены к разряднь1м тинам соответственно первого, второго и четвертого входов блока, группа входов элемента И соединена с соответствующими выходами элементов ИЛИ группы, первые входы к-оторых подключены к соответствующим разрядным щинам первого входа блока, вторые - через соответствующие элементыНЕ первой группы к соответствующим разрядным шинам второго входа блока, а третьи входы - через соответствующие элементы НЕ второй группы к соответствующим разрядным тинам четвертого входа блока, вход элемента И и вход элемента ИЛИ подключены к соответствующим цшнам третьего входа блока, выходы элементов И и ИЛИ являются соответствующими щинами выхода блока. Введение в устройство блока формировагам обобщенных признаков арифметико-логических операций, регистра длины операндов и щифратора, который преобразует код, содержащийся в регистре длины обрабатываемого поля, в унитарный код, причем под унитарным понимается код, содержащий количество подряд расположенных единиц, равное количеству операндов в обрабатываемом поле, позволяет умеиЫг шить количество операций анализа массива операндов. Введение регистров признаков и коммутаторов маски позволяет запретить использование признаков некоторых результатов операций при формировании обобщеннб1х признаков. В свою очередь, введение блока формирования обобщенных признаков арифметико-логических операций позволяет вырабатывать обобщенные признаки типа все признаки результатов операций равны единице, хотя бы один признак равен единице. На фиг. 1 представлена блок-схема предлагаемого устройства; на фиг. 2 - функциональнал схема блока формирования обобщенных признаков арифметико-логических операций. Устройство содержит арифметико-логический блок (А Л Б) 1, блок 2 сравнения результатов арифметико-логических операций, регистр 3 длины обрабатьшаемого поля, регистр 4 условий передачи уприълегтя, блоки 5 формирова1ШЯ обобщенных признаков арифметико-логических операций, регистр 6 длины операндов. шифратор 7 кода, содержащегося в регистре 3 длины обрабатываемого попя в унитарный код, регистры 8 признаков и коммутатор 9, кроме того, первый вход 10 блока 5, входы 11 и 12 соответственно первой и второй групп входов коммутатора 9, четвертый- 13, второй 14 и третий 15 входы блока 5. Блок 5 формирования обобщенных признаков арифметико-логических операций может быть выполнен разлишым образом. В частности, для формирования обобщенных признаков типа все признаки результатов операций равны единице, хотя бы один признак равен единице блок 5 содержит элементы И 16 гру пы, элемент И 17, элементы ИЛИ 18 группы, элемент ИЛИ 19, элементы НЕ первой 20 и второй 21 группы. Устройство работает следующим образом. АЛБ 1 за ОШП1 ,такт работы выполняет заданную операцию над некоторым фиксированным количеством разрядов обрабатываемого п ля, представляющего собой массив операндов и хранящегося, например, во внутре1щей памяти АЛБ. Эти разряды в зависимости от длины операндов, задаваемой регистром 6, могут пред суавлять собой либо несколько операндов массива, либо некоторую часть разрядов одного операнда. Соответственно за один такт работы АЛБ 1 будут получены результаты обработки нескольких операндов либо за несколько тактов - результат обработки одного операнда. Получегшые в АЛБ 1 результаты поступают в блок 2, который вырабатывает группу приз-наков (например, операнды раины, не равны, один операнд больше, не больше, меньше, не меньше другого) для каждого результата операции.: Признаки результатов операций с выходов блока 2 поступают в соответствующие блоки 5 по входам 10. Блоки 5 формируют признаки, обобщенные по всему массиву результатов опе рации. Если массив операндов обрабатывается за несколько тактов, то регистр 4 условий мо жет использоваться для хранения частично сфор мированных обобщенных признаков. В этом случае в ачале с каждого такта обработки но вые признаки, поступающие в блок 5 по входам 10, преобразуются с учетом -результатов преобразования за предыдущие такты данной операции, поступающих в блок 5 по входам 15 Для устройств,, в которых признаки всего мас сива операндов поступают в блоки 5 в одном такте входы 15 не используются. В общем случае длина обрабатываемого пол храгшщаяся в регистре 3, не равна и пе кратн количеству разрядов, обрабатываемых АЛБ 1 за один такт. Поэтому в последнем такте обработки часть признаков может оказаться отно сящейся к результатам операций над операндами, расположенными вне обрабатываемого поля 56 Для устранения влия1шя этих признаков на формироваьше обобщенных признаков цщфратор 7 в каждом такте вырабатывает в соответствии с длиной поля сигналы разрешения, которые поступают в блоки 5 по входам 14. Кроме того, признаки результата обработки некоторых элементов поля могут быть исключены из формироваш{я обобщенных признаков с помощью сигналов маски, поступаюшз х в , блоки 5 по входам 13. Маской может служить один из признаков, вырабатываемых в текущей опера1щи, либо содержимое одного из регистров 8, которое может оказаться, например, признаками предыдущих операций. Выбор информа1ЩИ для маски осуществляется коммутатором 9. Обобщен1п 1е признаки запоминаются в регист- ре 4. Таким образом, устройство позволяет фо1)ми{хзвать обобщенные признаки массивов результатов обработки опера)дов при переменных длинах как операндоп, так п массивов операндов, причем признаки результатов обработки отдельных операндов могут маскироваться. Формироваш1е обобщенных признаков может вьшолняться различным образом. Блок 5 (фиг, 2) предназначен для фор П1роват1я o6o6niemn ix. признаков типа признаки всех результатов равны сдишще (все единицы). признак хотя бы одного результата равен единице (хотя бы одна едлница). Обобщепный признак все единицы формируется элементом И 17, на который по входам 23 с входов 10 блока 5 через элементы ИЛИ 18 поступают признаки, В1)1работаппые в текущем такте, а по входам 25 част1 чно сформировапный по прсдыдугцим тактам призпак из регистра 4 условий. Обобщенный хотя 6bi одна е;1иница формируется элементов ИЛИ 19, на который по входам 22 с входов 10 через элементы 16.поступают признаки, выработанные в xeKyuieM такте, а по входу 24 поступает частично сформировапиьп в предыдущих тактах признак из регистра 4. По входам 13 блока 5 поступает маска, которая зап1 сщаст прохождение единичных значего1Й признаков через элементы И 16 fipH формировании признака хотя одна единица и фop тоpyeт едщшчпое значе1ше для признака все еднпппы через элементы НЕ 21 и ИЛИ 18 - при пулевом з 1ачепии маскирующего сигнала. Сигналы блокировки, поступающие на входы 14 блока, paBimi единицам для тех признаков, которые относятся к обрабатываемому полю и нулям для остальmiix признаков. Вне обрабатываемого поля они запрещают участие единич п 1Х значений признаков (элемент И 16) в формирова ши признака хотя бы одна единица и фop шpyют единичные значения для признака все единицы (элементы НЕ 20 и ИЛИ 18).

Таким образом, .предлагаемое устройство обеспечивает формирование обобщенных признаков все единицы, хотя бы одна единица при переменной длине обрабатываемого поля и о возможностью маскирования признаков обработки отдельных операндов, что позволяет сократить время решения задач определенного класса по сравнению с временем, затрачиваемым известным устройством, и тем самым повысить производительность системы.

Формула изобретения

1.Устройство для обработки информации, содержащее арифметико-логический блок, выход которого соединен с первым входом блока сравнения результатов арифметико-логических операций, регистр длины обрабагьпзаемого поля и М регистров условий передачи управления, отличающееся тем, что, с цепью повышения производительности устройства, в него введены регистр длины операндов. М блоков формирования обобщенных признаков арифметико-логических операций и шифратор, причем первый вход i-ro блока формирования обобщенных признаков арифметикологических операций (i 1, М) соединен с i-ым выходом блока сравнения результатов арифметико-логических операций, второй вход через шифратор с выходом регистра дггины обрабатываемого поля, а третий вход и выход соответственно с вь1ходом и входом i-ro регистра условий передачи управления, выход ре, гистра длины операндов соединен с входом арифметико-логического блока и вторым вхо-. дом блока сравнения результатов арифметикологических операций.2.Устройство по п. 1,отличающее с я тем, что в него введены М регистров признаков и коммутатор маски, причем пер68- 658

вый вход i-ro блока формирования обобщенных признаков арифметико-логических операций дополнительно соединен с i-тым входом первой группы входов коммутатора маски и входом

5 i-ro регистра признаков, четвертый вход - с выходом коммутатора маски, выход 1-го регистра признаков подключен к 1-тому входу второй группы входов коммутатора маски. 3. Устройство по п. 2, о т л и ч а ю щ е10 е с я тем, что блок формирования обобщенных признаков арифметико-логических операций содержит группу элементов И, группу элементов ИЛИ, элемент И, элемент ИЛИ и две группь элементов НЕ, причем группа входов элемента

15 ИЛИ соединена с выходами соответствующих, элементов И группы, первые, вторые и третьи входы которых подключены к разрядным шинам соответственно первого, второго и четвертого входов блока, группа входов элемента И

20 соединена с соответствующими выходами эле. ментов ИЛИ группы, первые входы которых подключены к соответствуюидам разрядным щинам первого входа блока, вторые - через соответствующие элементы НЕ первой группы

25 к соответствующим разрядным шинам второго входа блока, а третьи йходы через соответствующие элементы НЕ второй группы к соответствующим разрядным шинам четвертого входа блока, вход элемента И и вход элемента ИЛИ 2Q подключены к соответствующим шинам третьего входа блока, выходы элементов И и ИЛИ являются соответствующими шинами выхода блока.

Источники информации, принятые во внимание при экспертизе

35

1.Патент США № 3949376, кл. 340-172.5, опублик, 1976.2.Проектирование сверхбыстродействующих систем Стрет. М., Мир, 1965.3.Флорес А. Организация вычислительных

40

машин. М., Мир, 1972 (прототип)

SU 868 765 A1

Авторы

Власова Елена Александровна

Карцев Михаил Александрович

Кислинский Вячеслав Анатольевич

Даты

1981-09-30Публикация

1979-08-13Подача