Аналого-дискретное интегрирующее устройство Советский патент 1981 года по МПК G06J3/00 G06G7/186 

(54) АНАПОГО-ДИСКРЕТНОЕ ИНТЕГРИРУНЩЕЕ УСТРОЙСТВО

I

Изобретение относится к вычислительной технике и предназначено для использов ания в гибридных вычисли тельных устройствах для длительного быстрого и точного интегрирования произвольно меняющихся аналоговых напряг жений.

Известны аналого-дискретные интегрирующие Устройства, иcпoльзye вlle для длительного интегрирования сигналов, которые содержат аналоговый интегратор, компараторы, преобразователь полярнрсти входного сигнала, аналоговые ключи и счетчик для накопления интеграла l . Однако такие устройства имеют ограниченное применение так как обеспечивают возможность интегрирования знакопосто:янного аналогового напряжения.

Наиболее близким к предлагаемому техническим решением является аналого-дискретное интегрирующее устройство, содержащее блок преобразования полярности входного сигнала, анапоговый интегратор, компараторы и цифровой блок 21.

Однако известное устройство осуществляет точное интегрирование сигналов только большой длительности. Это обус гювлено тем, что элементы петли обратной связи (компаратор, цифровой блок, блок преобразования входного сигнала вносят суммарную временную задержку. Наличие ее при10водит к тому, что после достижения вьгходным напряжением аналогового интегратора порогового уровня управляющий сигнал по петле обратной связи изменяет; знак подыинтегральной

15 функции с задержкой t и значение выходного напряжения аналогового интегратора в этот момент составит

&iVfr оп

20

где AUg.,r напряжение аналогового интегратора, превьшающее шкалу интегратора. 3 Цель изобретения - повышение точ ности интегрирования и быстродействия устройства. Поставленная цель достигается тем что в аналого-дискретное интегрирующее устройство, содержащее последовательно .соединенные блок преобразования полярности входного сигнала и аналоговый интегратор, выход которог под1шючен к первым входам компараторов, элемент ИЛИ, входы которого и входы блока определения направления счета.соединены с вькодами компараторов, выход элемента ИЛИ через управлякмчий триггер подключен к управляющим входам блока преобразовани полярности входного сигнала и блока определения ндаравления счета и через формирователь счетных импульсов к.управляющему входу интегратора и счетному входу счетчика, вход задания направления счета которого соединен с выходом блока определения направления счета, введены блок определения полярности входного сигнал и блок формирования порогового уровня, входы которого соединены соответ ственно с сигнальным входом и входом опорного напряжения устройства, выход подключен ко вторым входам компа раторов, а управляющий вход связан с выходом блока определения полярности входного сигнала, входом соединенного с сигнальным входом устройства. На фиг. 1 показан график напряжений на выходе интегратора до и пос ле компенсации; на фиг.2 - структурная схема аналого-дискретного интегрирующего устройства. Устройство содержит блок 1 пре образования полярности входного сигнала, вход которого подключен к сигнальному входу устройства, а выход соединен.со входом аналогового интег ратора 2, компараторы 3 и 4, первые входы которых подключены к выход аналогового интегратора 2, а выходы к цифровому блоку 5, первый выход которого подключен к управляющему вх ду блОка 1 преобразования полярности входного сигнала, а второй - соединен с управляющим входом аналогового интегратора 2, блок 6 определения по лярности входного сигнала, вход которого подключен;к сигнальному входу устройства, и блок 7 формирования (компенсационного порогового уровня входа которого подключены к сигналькому-входу и входу опорного напряжения устройства, управляющий вход соеjjfiH&H с выходом блока б определения полярности, SL выход подключен ко вторым входам компараторов 3 и 4. Цифровой блок 5 состоит из элемента ИЛИ 8, входы которого являются входами цифрового блока, управляющего триггера 9, вход которого подключен к выходу элемента ИЛИ 8, а выход является первым выходом цифрового блока 5 и соединен со входом блока 10 определения направления счета, формирователь I1 счетных импульсов, подключенш)1й к счетному входу счетчика 12, выход которого является выходом устройства. Устройство работает следующим образ.ом, . Входной сигнал, например , поступает через блок 1 преобразования полярности входного н& вход аналогового интегратора 2 первоначально со своим знаком. Как только напряжение на выходе интегратора, имеющее положительное приращение интеграла, достигнет положительного порогового уровня, срабатьшает компаратор 3, который через цифровой блок 5 изменяет знак подынтегральной функции на выходе блока 1, Это изменяет знак приращения интеграла на выходе интегратора 2, выходное напряжение стремится к отрицательному пороговому уровню, при достижении которого срабатывает компаратор 4, что вызывает очередное изменение подынтегральной функции через блоки 5 и 1, а следовательно, и.знак приращения интеграла, и выходное напряжение стремится к по- ложительному пороговому уровню. Таким образом, при знакопостоянном входном сигнале компараторы срабатывают строго поочередно. Если же в какой-либо момент входная величина изменит свой знак, изменится и знак приращения интеграла на выходе интегратора 2. В этом случае один из компараторов срабатывает дважды подряд. Цифровой блок 5, используя эту информацию, накапливает результат интегрирования после каждого очередного срабатывания компаратора при условии, если происходит изменение знака приращения интеграла на выходе аналогового интегратора 1 это возникает,когда ц одная величина отсутствует .или соизмерима с дрейфом нуля интегратора), накопление результата интегрирования не про ИСХОДИТ, а на втором выходе цифрового блока 5 формируется команда, разряда интегрирующей емкости аналогового интегратора 2 на величину, достаточную для возвращения выходного напряжения интегратора в пределы его шкалы, БЛОК 6 определяет полярность входного сигнала и вьфабатывает управляющий сигнал с помощью которого из входного сигнала и эталонного ono него напряжения на выходе блока 7 формируется компенсационное пороговое напряжение, которое подается на вторые входы компараторов 3 и 4 и определяет положительный и отрицательный .пороговый уровень шс,срабатывания. Введение блока определения полярности входного сигнала и блока компе сационного порогового уровня выгодно отличает предлагаемое аналого-дискретное интегрир яцее устройствоот известного, так как позволяет повысить точность, за счет устранения систематической погрешности, обусловленной, временной задержкой .петли обратной связи и существенно увеличить быстродействие за счет уменьшения постоянной интегрирования аналогового интегратора вплоть до величин, соизмеримых со скоростными ка чествами операционного усилителя ана логового интегратора. Это позволило уменьшить постоянную интегрирования аналогового интегратора до.10 М и с высокой точностью осуществлять и тегрирование сигналов дпительностью до 20 с. Формула изобретения Аналого-дискретное интегрирукяцее устройство, содержащее последователь НО соединенные блок преобразования полярности входного сигнала и аналоговый интегратор, выход которого подключен к первым входам компараторов, элемент ИЛИ, входы которого и входы блока определе1шя направления счета соединены с шосода компараторов, вы ход элемента ИШ через управлякщш триггер подключен к управляющим входам блока преобразования полярности входного сигнала и блока определения направления счета и через формирователь счетных импульсов к управляющему входу интегратора и счетному входу счетчика, вход задания направления счета которого соединен с выходом блока определения направления счета, отличающееся тем, что, с целью повышения точности интегрирования и быстродействия устройства, в него введены блок определения полярности входного сигнала и блок формирования порогового уровня, входы которого соединены соответственно с сигнальным входом и входом опорного напряжения устройства, выход подключен ко вторым входгш компараторов, а управляющий вход связан с выходом блока определения полярности входного сигнала, входом соединенного с сигнальным входом устройства. Источники информации, принятые во внимание при экспертизе 1.Патент США № 348593, кл л. G 06 G 7/18, 1976. 2,Авторское свидетельство СССР № 556463, кл. G 06 J 1/00, 1975 (прототип) .

Uen «л

Фиг.1