Устройство для контроля блоков постоянной памяти Советский патент 1982 года по МПК G11C29/00 

1

Изобретение относится к вычислительной технике и может быть использовано для конт роля запоминающих устройств.

Известно устройство для контроля постоянных блоков памяти, содержащее генератор, блок сравнения, эталонный блок памяти и блок индикацииС

Однако данное устройство характеризуется недостаточной Надежностью контроля.

Наиболее близким к предлагаемому rto технической сущности является устройство ддш контроля постоянных блоков памяти, содержащее генератор импульсов и блок сравнения, входы которого подключены соответственно к выходам эталонного блока памяти и входам устройства, а выход соединен с блоком индикации, а также элементы .2И-ИЛИ и счетчик, вход которого подключен к выходу генератора импульсов. В известном устройстве с целью повыщения надежности контроля имитируется режим произвольного обращения к контролируемому постоянному блоку памяти, позволяющего выявить влияние помех, возникающих по одному адресу, на считанный

сигнал по всем адресам блока памяти. При этом для каждого адреса блсжа памяти прон водится следующая последовательность обращений:

nefffloe обращение по нулевому адресу;

второе обращение по данному адресу;

третье обращение по первому адресу;

четвертое обращение по данному адресу;

2 X обращение по данному адресу;

2 X обращение по 2-ому адресу;

2x2 обращение по данному адресу, (где п - число разрядов адреса; N 2 - число адресов блока памяти). Общее число обращений к контролируемому блоку памяти равно С, 2N 2.

Недостаток известного устройства - невозможность выбора режима контроля в соответствии с конструктивными особенностями блоков памяти и входящих в их состав микросхем памяти и, вследствие этого, неоправданно больщие затраты времени на проведение контроля.

Конструктивные особенности построения блоков памяти приводят к различной степени 39 взаимовлияния обращений, производимых по различиым адресам. В связи с этим при коиг роле нецелесообразио проверку взаимовлияния обращения по данному адресу и обращения по какому-либо адресу производить по всем адресам блока памяти, как это делается в из вестном устройстве, что позволит сократить время контроля. Так, , в полупроводниковых блоках памяти, состоящих из микросхем тмяти, проверку взаимовлияния обращений имеет смысл проводить лишь по адресам памяти, относящимся к одаой микросхеме памяти. Действительно, в этом случае ячейки па мяти конструктивно расположены в одном кристалле и имеют паразитные связи существенно большие, {ем ячейки памяти, расположенные в различных микросхемах памяти. Ячейки памяти, расположенные в одной микросхеме памяти, так же имеют различную сте пень паразитных связей. Например, ячейки памяти, составляющие столбец или строку матрицы запоминающих элементов микросхемы памяти, связаны намного сильнее, чем ячейки памяти, относящиеся к разным столбцим или строкам, так как имеют общие щины адреса или же общие выходные разрядмме щины. Этот факт в некоторых случаях так же позволяет сократить время контроля путем проверки взаимовлияний обртщений, производимых лиц1ь к ячейкам .памяти, составляю1цим строку или столбец матрицы запоминающих элементов микросхемы памяти Цель изобретения - повышение быстродействия ycTp(icTBa. Йоставлеиная цель достигается тем, что в устройство для контроля блоков постоянной памяти, содер шее генератор импульсов, выход которого подключен ко входу первого счетчика, блок сравнения, одни входы которого подключены к выходам эталонного накопителя, а другие входы блока сравнения являются входами устройства, выходы блока сравнения являются управляющими выходами устройства, блок элементов 2И-ИЛИ, дополнительно введены первый коммутатор, входы которого пбдключены к выходам первого счетчика и к одним входам блока элементов 2И-ИЛИ, а управляющие входы первого коммутатора являются управляющими входами устройства, второй счетчик, вход которого подключен к выходу первого коммутатора, и второй коммутатор, одни входы которого подалючены к выходам блока элементов 2И-ИЛИ, вторые входы - к выходам второго счетчика и к другим входам блока элементов 2И-ИЛИ, а управляющие входы второго коммутатора являются управляющими входами устройства, выходы второго коммутатора подключены ко входам эталонного накопителя и являются выходами устройства, управляющие выходы первого счетчика подключены к соответствующим входам блока элементов 2И-ИЛИ, вторые входы подключены к выходам второго счетчика, а выходы соедниены со входами эталонного блока памяти и выходами устройства. На чертеже изображена блок-схема предлагаемого устройства. Устройство содержит генератор 1 импульсов, первый счетчик 2, имеющий нулевой выход 3 и единичный выход 4 младшего разряда и выходы 5 остальных разрядов, второй счетчик 6 на h-разряд с выходами 7, первый коммутатор 8 со входами 9, управляющими входами 10 и выходами 1), блок 12 элементов 2И-ИЛИ, имеющий входы 13-16, второй коммутатор 17 с первыми 18, вторыми 19 и управляющими 20 входами и выходами .21, подключенными ко входам эталонного накопителя 22, накопитель 23 со входами 24 и выходами 25, блок 26 сравнения, блок 27 индикации и пульт 28 упрааткия. Второй коммутатор 17 содержит децшфратор, элементы НЕ, элементы И и элементы ИЛИ (не указаны). Предлагаемое устройство работает следующим образом.. Пусть проверяемый постоянный (акопитель 23 конструктивно состоит из микросхем памяти. Тогда в л-разрядном коде адреса ячейки памяти накопителя 23 можно выде;тть m старщих разрядов, определяющих адрес микросхемы памяти, и п-m младших разрядов, определяющих адрес ячейки памяти внутри данной микросхемы памяти. С целью сокращения времени контроля блока памяти выбирают режим проверки взаимовлияния обращений, производимых лишь к ячейкам памяти, расположенным в одной микросхеме. Для этого на пульте 28 управления набирают код режима работы, рваный в данном случае двои.чному коду числа . С выхода пульта 28 управления код на управляющие входы 10 lujnoro к ммутаторя 8 и управляющие входы 20 второго коммутатора 17. При этом 11е1шый коммуп тор 8 подключает к своему выходу II вжну (п-яИ-1)-го разряда первого счетчика 2 я сигнал с нее воступает на вход второго счетчика б. С управляю1ф1х входов 20 второго коммутйпрл П код режима работы поступает на входы де1шфратора коммутатора 17. На (n-m)-oM выходе дешифратора коммутатора 17 появляется сигнал. Единичный шгаая с (п-т)-го выхода дешифратора ко1ммутатора 17 поступает на входы элеменкт ИЛИ комм)патора 17 н с выходов на вторые элементов И коммутатора, разрешая про хождение на первые входы элементов ИЛИ коммутатора 17 сигналов n-m младших разр дов п-раэрядного кода, поступающего на пер вые входы }8 второго коммутатора 17 с выходов блока 12 элементов 2И-ИЛИ. Нулевые сигналы с выходов элементов ИЛИ коммутатора 7 и нулевой сигнал с rvro выход дешн фатора коммутатора 17 поступая) на вхо ды элемента НЕ коммутатора 17, единичные сигналы с выходов которьпс поступают на вт рые входы элементов И коммутато 17. раз решая прохождение на вторые входы элементов ИЛИ коммтуатора 17 m старишх разряде п-разрядного кода, поступающего на вто{ше входы 19 BTopotx) коммутатора 17 с выходов 7 второго счегтка 6. Итак, п{ж выбранном режиме работы ва выходах 21 второго коммутатора 17 формируется п-рвзрядаый код, n-m младших разрядов которого поступают с первых п-m выходов 18 блока 12 .элементов 2И-ИЛИ, а m старшкх разряде - с выходов 7 m бпршвх разрядов счетчика 6. В начальный момент времени первый 2 я второй 6 счетчикй находятся в нулевом состоянин. С вы|ход| 3 первого счетчика 2 разрёшакшо поступает на вход 13 блок 12 злемен тов 2И-ИЛИ, а 3«npeii«iiotiaii сигнал с выхо. да 4 - на вход 15 блока 12 элеимитов 2И-ИЛИ. Сигналы с щыходо $ первого счетчик 2 поступают на входи 14 а сигналы с выход(М1 7 второго счетчика 6 m входы 16 Опока 12 элементов 2И-ИЛИ. Пря этом на выходах 18 блока 12 эяемеитов 2И-ИЛИ устанавливается п-разрядашй код 00 ... 00, соответствующий выходам 5 первого 2 а на выходах 21 второго коммутатора 17 ус танавливается гьразрядный код адреса 00 ... ...0.00 ... О - нулевой адрес нулевой микросхемы памяти накопителя 23 (точкой отделены п-m младших рсзряповот m старших). С обоих накопителей 22 и 23 производится считывание соответствую(оей этому адресу информацни, которая с выхода каждого из них |юступает на соответствуюоше вхопы блока 26 сфавнення, вырабатывающего при различин сравниваемых данных выходной сигнал, поступающий на блок 27 иидикации. П(ж идентичности считгиснЫ} с обоих нако пителей 22 и 23 информации на выходе &юка 26 сравнения сигнал не вырабатывается, импульс с генератора 1 меняет состояние счегшка 2 на единицу и на выходе 4 нулевого разряда счетчика 2 устанавливается разрещающий сигнал. При этом на выходах 18 блока 12 элементов 2И-ИЛИ и на выходах 21 второго коммутатора 17 формируется п-разрядный код 00 ... 0.00 ... О - нулевой адрес нулевой микросхемы памятн накоштеля 23, соответствующий выходам 7 второго счетчика 6. Вновь по этому адресу в накопителях 22 и 23 производится считывание ниформаоии и, в случае ее идентичности, следующий ш«1ульс генератора I увеличивает состояние первого счегаоса 2 .ка едюЬщу и иа выходе 3 его nyiitvoro pp{ iiiip устаиавнимется разрша пШК ержп: П(м на выхопах {8 блок11 ii з|квМ|Ыкя1 2И-ШШ формируется гьразр«шиШ коя tO...O, соответствующий выходам 5 перявго счепика 2, а на «мходах 21 BTopott) коммутатора 17 - коп адреса 10... ...0.00...0 - первый адрес иуяешой микросхеюл накопителя 23. Виовъ по этому ajqiecy в накопитель 22 и 23 производится считьтаиис информации и, в случае ее идеитичности, изменяется состояние пе|жого 2 на единицу. При этом иа выходах 18 блока 12 2И-ИЛИ, а следовательно, и на выходах 21 второго коммутатора 17 устанавливается код адреса обращения 00...0.00...0 - нулевой адрес нулевой микросхемы памяти накопителя 23, соответствующий выходам 7 второго счетчика 6 и т.д. После обращения к накопителям 22и 23 по адресам 11...1.00...0 - последнему адресу нулевой микросхемы памяти блока 23к 00...0.00...0 - ее первому адресу импульс генератора 1 теперь уже изменяет на единицу состояния счетчиков, так как сигнал переноса с выхода 5 (п-т-М)-го разряда первого счетчика 2 через пертый коммутатор 8 поступаем па вход второго счетчика 6. Теперь устройство форьмрует последовательность адресов, прв которой обращение по каждому из адресов нулевой микросхемы памяти накоантеля 23 проиэводатся после обращения по ее первому адресу, затем после обращения по ее BTopcHviy адресу и т.д. до ее последнего адреса И...1.00...О, после чего на выходах 7 второго счерянса 6 устанавливается код 00...0.10...0 и устр(жство переходит к проверке пертой микросхемы памят такопителя 23, для которой повторяется последовательность обращений как и при прюерке его нулевой микросхем 1. Далее иа выходах 7 второго счетчика 6 устанавливается код 00...0.1...0 и такая же последователыюсп обращений повторяется для провяжи второй микросхемы накопителя 23 и т.д. Общее число обращений С к проверяемому блоку памяти в предлагаемом устройстве равно Сз (где N, 2 - число адресов микросхем , составляющих блок памяти, а М 2 - число микросхем памяти в блоке. Следовательно, быстродействие предлагаемого устройства выше, чем у известных.

Формула изобретения

Устройство для контроля блоков постоянной памяти, содержащее генератор импульсов, выход которого подключен ко входу первого счетчика, блок сравнения, одни входы которого подключены к выходам эталонного накопителя, а другие входы блока сравнения являются входами устройства, выходы блока сравнения являются управляющими выходами устройства, и блок элементов 2И-ИЛИ, о тличаюшееся тем, что, с целью повышения быстродействия устройства, оно содержит первый коммутатор, входы которого подключены к выходам первого счетчика и к одним, входам блока элементов 2И-ИЛИ, а управляющие входы первого коммутатора

ЯВЛЯЮТСЯ управляющими входами устройства, второй счетчик, вход которого подключен к выходу первого коммутатора, и второй коммутатор, одни входы которого подключены к выходам блока элементов 2И-ИЛИ, вторые входы - к выходам второго и к другим входам блока элементов 2И-ИЛИГ, а управляющие входы второго коммутатора являются управляюицпии входами устройства, выходы второго коммутатора подключены ко входам эталонного яаксшителя и являются выходами устройства, управляющие выходы первого счетчика подключены к соответствующим входам блока элементов 2И-ИЛИ,

Источники информации, принятые во внимание при экспертиэе

1.Авторское свидетельство СССР N 407398, кл. G 11 С 29/00, 1975.

2.Авторское свидетельство СССР N 607282, кл. G НС 29/00, 1977 (прототип)