Ассоциативная запоминающая матрица Советский патент 1982 года по МПК G11C15/00 G11C29/00 

(5)АССОЦИАТИВНАЯ ЗАПОМИНАЙЗЩАЯ МАТРИЦА

1

Изобретение относится к запомина-; ющим устройствам.

Известна ассоциативная запоминающая матрица, содержащая элементы памяти, управляющие и выходные шины D3.

В этой матрице отсутствуют элементы контроля ее функционирования. ;

Наиболее близкой к предлагаемой является ассоциативная запоминающая матрица, содержащая строки и столбы элементов ассоциативной памяти, каждый из которых содержит запоминающую ячейку, блок считывания, блок сравнения, две группы блоков выдачи, три группы входных элементов НЕ, а также входные шины поиска (записи), шины выбора строки, выходные шины считывания и шины результата опроса L21,

Недостатком этого устройства является то, что в нем отсутствует возможность оперативного контроля правильности функционирования. Это

обуславливает недостаточную надежность работоспособности и увеличение времени восстановления устройства при возникновении неисправности в ассоциативном запоминающем устройстве..

Цель изобретения - повышение надежности матрицы.

Указанная цель достигается тем, что в ассоциативную запоминающую матрицу, содержащую элементы памяти, причем входы и выходы элементов памяти одного столбца матрицы подключены к соответствующим входным и выходным информационным шинам входы и выходы элементов памяти одной строки матрицы соединены с соответствующими адресными шинами и шинами результата опроса, введены логические блоки, входы которых подключены соответственно к выходным информационным шинам и шинам результата опроса, а выходы являются ,выходами матрицы. 390 При этом каждый логический блок содержит элемент НЕРАВНОЗНАЧНОСТЬ, две группы элементов НЕ и первый и второй элементы И, причем входы элемента НЕРАВНОЗНАЧНОСТЬ подключены к выходам элементов И, а выход является выходом блока контроля, входы элементов НЕ первой Группы подключены к одним из входов первого элемента И и являются нечетными входами блока, а выходы соедине.ны с одним из входов второго элемента И, входы элементов НЕ второй группы подключены к другим входам второго элемента И и являются четными входами блока, а выходы соединены с другими входами первого элемента И На чертежу представлена структурная схема ассоциативной запоминающей матрицы, Матрица содержит элементы 1 памяти, логические блоки 2 и 3 в состав .каждого из которых входят элемент Ц НЕРАВНОЗНАЧНОСТЬ, первый 5 и второй 6 элементы И, первая 7 и вторая 8 группы элементов НЕ. Входы элемента k НЕРАВНОЗНАЧНОСТЬ подключены к выходам элементов И 5 и 6. Входы эле ментов НЕ 7 подключены к одним из входов элемента И 5 и являются нечет ными входами блока 2 или 3, а выходы соединены с одним из входов элемента И 6. Входы элементов НЕ 8 подключены к другим входам элемента И 6 и являются четными входами блока 2 или 3 а выходы соединены с другими входами элемента И 5Матрица содержит также адресные шины 9 выходные информационные шины 10, шины 11 результата опроса, входные информационные шины 12 и мас кирующие шины 13 подключенные к соответствующим элементам 1 памяти. Входы блоков 2 и 3 подключены соoTBetcTBeHHo к шинам 11 и 10, а выхо ды являются выходами матрицы. Устройство работает следующим образом. Контроль состоит из двух этапов. На первом этапе необходимо произвести запись информации в матрицу в . шахматном порядке, т.е. с чередованием 1 и О как по строкам, так и по столбцам. Данная комбинация позволяет максимально выявить возникшие неисправности. Запись шахматной комбинации в матрицу происходит путе возбуждения нечетных шин 9 и подачи а шины 12 комбинации, соответствуюей записи чередования 1 и О 1010...0), затем возбуждаются четые шины 9. а на шинах 12 комбинация меняется на обратную (01010...1). Проверка правильности функционирования ассоциативной запоминающей матрицы по шинам 11 осуществляется путем подачи четырех комбинаций на шины 12, чередованием 1 и маскирующей комбинации М или О и маски (1М1М1...М), (М1М1М...1),(ОМОМ...М) (HOMO...о). При правильности функционирования матрицы в тех строках, где произошло совпадение записанной информации с поданным кодом, на шинах 11 получается высокий логический уровень 1, в случае несравнения - низкий логический уровень О. При правильности функционирования на входе элемента НЕРАВНОЗНАЧНОСТЬ получаем комбинацию (01) или )Нарушение совпадения единиц на входах элементов И 5 или 6 свидетельствует о появлении ошибки, которая фиксируется элементом 4 НЕРАВНОЗНАЧНОСТЬ. Правильность функционирования ассоциативной запоминающей матрицы по шинам 10 проверяется в блоке 3 при возбуждении нечетных шин 9 (при этом на шины 13 подаются сигналы маски). На нечетных шинах 10 появляются считанные 1. При правильном считывании записанной информации на входах элемента И 5 должны быть собраны все 1, а на входах элемента И 6 - все О. Наличие на входе элемента 4 НЕРАВНОЗНАЧНОСТЬ комбинации Сю) свидетельствует о правильности считанной информации с нечетных шин 10 матрицы. Появление низкого уровня О на любом входе элемента И 5 свидетельствует о наличии ошибки в матрице и фиксируется элементом t НЕРАВНОЗНАЧНОСТЬ. Аналогично при возбуждении четных шин 10 проверяется правильность считанной информации на элементе И 6, при этом на вход элемента НЕРАВНОЗНАЧНОСТЬ поступает комбинация (01) , а нарушение данной комбинации свидетельствует о наличии ошибки. Аналогичная проверка осуществляется при записи а матрицу обратной шахматной комбинации. Использование предлагаемого устройства позволяет осуществлять oneративный тестовый контроль ассоциативной запоминающей матрицы и выявлять возникшие неисправности. В отличие от известных методов контроля, требующих hocлeдoвaтeлbнoгo просмотра массива памяти, предлагаемое устройство позволяет производить параллельный просмотр всего массива памяти. В матрице производится контроль в режимах записи .информации, считывания, и опроса с маскированием

Формула изобретения

информационным шинам и шинам резуль тата опроса, а выходы являются выходами матрицы.

входами блока, а.выходы соединены с одними из входов второго .элемента И, входы элементов НЕ второй группы подключены к другим входам второго элемента И и являются четными входами

блока, а выходы соединены с другими входами первого элемента И.

Источники информации, принятые во внимание при экспертизе 1. Крайзмер Л. П. и др. Ассоциативные запоминающие устройства. Л., Энергия, 1967, с. 97.

2. Электронная промышленность, 1975, №11, прототип .