Следящий аналого-цифровой преобразователь Советский патент 1982 года по МПК H03K13/02 

I

Изобретение относится к аналогоцифровым преобразователям и может быть использовано в области связи, вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и системах автоматизации научных исследований.

Известен следящий аналого-цифровой преобразователь, содержащий блок срав нения, генератор тактовых импульсов, реверсивный счетчик, цифроаналоговый преобразователь, кроме того,по две линии задержки и по два элемента И на каждый разряд реверсивного счетчика, которые позволяют форсировать изменения младших разрядов при увеличении сигнала рассогласования на схеме блока сравнения и тем самым повысить быстродействие преобразователя f 1 .

Недостатком, этого преобразователя является большая погрешность преобразователя особенно в такте, следующем за тактом, вкотором произошло перерегулирование, т.е. смена ответов блока сравнения, обусловленная тем, что после перерегулирования подбор оптимального шага уравновешивания осуществляется с мимимального его значения.

Известен следя«|ий аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого соединен с датчиком входного сигнала, а вторсж вход соединен с выходом цифроаналогового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов сумматоров, выход блока сравнения соединен с первым входом блока управления, второй вход которого соединен с единичным выходом триггера переполнения сумматора, а третий вход соединен с выходом генератора импульсов, первый и второй выходы блока управления соединены соответственно со входами установки режима сложения и вычитания сумматора, третий выход б ita управления соединен с управляющи (входом сумматора, а четвертый и пятый выходы блока управления соедине ны соответственно со входом сдвига вправо и входом сдвига влево распре .делителя импульсов, выходы разрядов которого соединены со входами соответствующих разрядов сумматора С 2 3. Недостатком известного устройств является большая погрешность преобразования, обусловленная неоптимальной скоростью изменения образцового сигнала. Приближение с шагом, изменяющимся по двоичному закону ( которое используется в известном устройстве, является оптимальным решением математической задачи поиска точки на оси и широко используется при преобразовании постоянных сигналов поразрядными аналого-цифровыми преобразователями. Но этот вид приближ ния не является оптимапьнью при сле жении за изменякж|имися сигналами. Н очевидно что существует какой-то оптимальный закон изменения шага квантования, так как если скорость роста шага квантования очень большая, то велика и погрешность преобразования, если же скорость роста шага квантования мала,то раэцоеый сигнал остает от входного и погрешность будет опять нее велика. Даж из этих простых рассуждений видно, что существует оптимальная скорость роста шага квантования, при которой обеспечивается минимум погрешности. С математической точки зрения эта задача сводится к поиску минимума какой-то функции на пло кости. Цель изобретения - уменьшение по грешности прес разования. Поставленная цель достигается тем, что в следящий аналого-цифровой преобразователь, содержащий бло сравнения, первый вход которого сое динен с датчиком сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов сумматора., выход блока сравнения со динен с первым входом блока управления, второй вход которого соедине с единичным выходом триггера переполнения сумматора, а третий вход соединен с выходом генератора импульсов, первый и второй выходы блока управления соединены соответственно с входами установки режима ело жения и вычитания сумматора, третий выход блока управления соединен с управляющим входом сумматора, введень. блок формирования фибоначчиевого шага и блок управления формированием фибоначчиевого шага, причем четвертый и пятый выходы блока управления соединены соответственно с первым и вторым входами блока управления формирования фибоначчиевого шага, выходы которого соединены с соответствуюцими входами блока формирования фибоначчиевого шага, выходы разрядов которого соединены с входами соответствующих разрядов суммматора при этом третий вход блока управления формированием фибоначчиевого шага соединен с выходом генератора импульсов . На фиг. 1 представлена функциональная схема следящего аналого-цифрового преобразователя; на фиг. 2 - один из возможных вариантов реализации блока управления формированием фибо«анчиевого шага на фиг.З - один из возможных вариантов реализации блока формирования фибоначчиевого шага. Предлагаемый аналого-цифровой преоб| азователь содержит блок I сравнения, цн| роаналоговый преобразователь 2, сумматор 3 блок .управления, генератор 5 импульсов, блок 6 зтравления формированием ф боначчиево го шага, блок 7 формирования фибоначчиевого шага. При чередовании ответов блока срав нения по сигналу на первом входе триггер устанавливается в положение 1, при этом поочередно выдаются сигналы на втором, четвертом и пятое выходах, управляющие уменьшением фибоначчиевого шага. Если €лок сравнения выдает три одинаковых ответа подряд, то по сигналу на втором - входе триггер устанавливается в положение О,, при этом поочередно выдаются сигналы на первом, втором.и шестом выходах, управляющие увеличением фибоначчиевого шага. В блоке формирования фибоначчиевого шага запрещено уменьиюние шага, если текущая величина шага равна единице ( эта часть схемы на фиг.3 не показана. Перед началом работы в первый сумматор заносится код 0...01 В регистр - 0...0, a состояние второго сумматора произвольно. Числа Фибоначчиобразуются по формуле f.-,,-2; o-н 1-Рассмотрим работу блока формирования фибонамчиевого шага в режиме увеличения шага. По сигналу на первом входе содержимое регистра переписывается во второй сумматор, по сигналу на третьем входе содержимое первого сумматора переписывается (копируется) в регистр, по сигналу на шестом входе к содержимому первого сумматора прибавляется соде жимое второго сумматора, в результате на первом сумматоре формируетс новое число Фибоначчи, которое ис пользуется как новое значение шага квантования, а на регистре и на втором сумматоре хранятся два преды дущих числа. Теперь рассмотрим режим уменьшения шага. По сигналу на втором вход со/аержимое регистра переписывается :в первый сумматор, по сигналу на че вертой входе содержимое второго сум матора копируется на pervtcrp, по си налу на пятом входе второй сумматор производит вычитание из кода хранящегося на первом сумматоре кода нящегося на вторюм сумматоре. В результате на первом сумматоре сформировано уменьшенное число Фибоначч которое используется как новое значение шага квантования, а на регист ре и на втором сумматоре хранятся .два меньших числа Фибоначчи. При смене ответа блока сравнения необходимо проверить наличие сигнала в предыдущей кванте. В известном устройстве эта проверка сос тояла из двух проверок, каждая из которых проверяла одну из половин предыдущего шага квантования, для этого при смене ответов блока сравнения происходило уменьшение шага квантования в два раза, а при двух одинаковых ответах блока сравнения запрещалось изменение шага квантования. При использовании чисел Фибоначч так как i-oe число равно сумме двух более меньших, )нет необходимости в запрете изменения величины шага квантования при Двух одинакбвых ответах блока сравнения, а надо использовать в качестве уменьшающегося шага квантования значения меньших (предыдущих чисел Фибоначчи, Таким образом сущность предлагаемого решения заключается в изменении величины шага квантования по закону Фибоначчи, при этом при смене ответа блока сравнения шаг начинает уменьшаться, а при появлении трех одинаковых ответов блока сравнения шаг начинает увеличиваться. Устройство работает следующим образом. Сигнал начальной установки (не показан) устанавливает сумматор 3 в нулевое состояние, в%лок 7 формирования фибоначчиевого шага заносится начальный шаг, равный единице, блок 6 управления формированием фибоначчиевого шага подготавливается к увеличению шага, сумматор 3 переводится в режим сложения. С приходом импульсов от генератора 5 импульсов начинается увеличение содержимого сумматора 3. При смене ответа блок 1 сравнения меняет режим работы сумматора 3 и блок управлечия формированием фибоначчиевого шага переводится сигна/юм с четвертого выхода блока k управления в режим уменьшения шага. Если блок 1 сравнения выдает подряд три одинаковых ответа, то по сигналу с пятого выхода блока управления блок 6 уп равления формированием фибоначчиевого шага переводится в режим увеличения шага. После того, как под управлением блока 6 управления формированием фибоначчиевого шага бтж 7 формирования фибоначчиевого шага сформирует следующий шаг (спецукщее число Фибоначчи), блок Ц управления выдает сигнал на третьем выходе о которому содержимое сумматора-3 изменяется на новую величину шага квантования. Код, снимаемый с блока формироваия фибоначчиева шага, несет инфорацию о текущей скорости сигнала и погрешности преобразователя. Код, арактеризующий величину сигнала, нимается с сумматора. Использование оптимальной скороси изменения образцового сигнала позоляет значительно уменьшить погрешость преобразования. 7. Формула изобретения Следящий аналаго-цифровой преобразователь , содержащий блок сравне ния, первый вход которого соединен с датчиком входного сигнала, а второй вход соединен с выходсж цифроаналорового преобразователя, цифровые входы которого соединены с выходами соответствующих разрядов сумматора, выход блока сравнения соединен с первым входом блока управления, второй вход которого .соединен с единичным выходом триггера переполнения сумматора, а третий вход соединен с выходом генератора импульсов, первый и второй выходы блока управления соединены соответственно с входами установки режима сложения и в(4читвния сумматора, третий выход блока уп равления соединен с управляющим входом сумматора, отличающийс я тем, что, с целью уменьшения погрешности преобразователя, введены блок формирования фибоначчиевого шаг 9 и блок управления формированием фибоначчиевого шага, причем четвертый и пятый выходы блока управления соединены соответственно с первым и вторым входами блока управления формирдванйем фибоначчиееого шага, выходы которого соединены с соответствующими входами блока формирования фибоначчиевого шага, выходы разрядов которого соединены с входами соответствующих разрядов сумматора, при этом третий вход блока управления формированием фибоначчиевого шагосоединен с выходом генератора импульсов. Источники информации, принятые во внимание при экспертизе 1. Преобразование информации в аналого-цифровых вычислительных устройствах и системах. Под ред. Г. М. Петрова. М., Машиностроение 1973, с. 207. 2. Авторское свидетельство СССР по заявке № 272277 /21, кл. Н 03 К 13/02, 08.02.79.

Ug

Фи9.1