Устройство для контроля оперативной памяти Советский патент 1982 года по МПК G11C29/00 

каждой группы подключены соответстве но к адресным входам накопителя,а выходы - к соответствующим выходам накопителя, входы установки в ноль триггеров подключены к управляющему входу накопителя. На чертеже изображена функциональ ная схема предлагаемого устройства. Устройство содержит первый блок 1анализа адреса, предназначенный для анализа адреса неисправного моду ля проверяемой памяти, второй блок 2анализа .адреса,, предназначенный для анализа номера разряда неисправного модуля, дешифраторы 3.1-3.3, накопитель 4 и блок 5 индикации. На чертеже обозначены также адрес ные б и стррбируюадие 7 входы устройства, выходы 8 первого блока анализа адреса, выходы 9 второго блока анализа адреса и управляющий вход Ю устройства. Входы первого 1 и второго 2 блоков анализа адреса являются соответственно адресными 6 и стробируювдши 7 входами устройства. Адресные входы накопителя 4 соединены соответстаёвно с выходами дешифраторов 3.1-3,3, а управлякхаий вход является управляющим входом 10 устройсФва. Выходы накопителя 4 соединены соответственио со входами блока 5 индикации. Адресные входы дешифраторов 3.1-3..3 подключены соответственно к выходам 8 первЪго блока 1 ас ализа адреса, а стробирукяцие входа - к вы ходам 9 второго блока 2 анализа адреса, при этом накопитель .4 выполнен содержгивим группы триггеров 11.111.4,11.5-11.8,11.9-11,12 по числу дешифраторов 3.1-3.3. Входы установки в единицу ригге ров II каждой группы подключены соответственно к адресным входШ4; нако пителя 4, а выходы к соотввтстйуюцим выходам накопителя 4. Входы установки s воль триггеров 11 подключены к управляющему входу накопителя 4. Колчество триггеров 11 групп накопителя 4 соответствует максимальному количеству модулей f содержащих ся в проверяемой оперативной памяти Устройство работает следуквдим об разом. , Адрес, по которому произошёл сбо в контролируемой оперативной памяти поступает на адресные входы 6, информация о неисправных разрядах - н стробирующие входы 7 устройства. Первый блок 1. анализа адреса выявляет строку, а второй блок 2 столбцы провеанализа адреса ряемой оперативной памяти, в которы находятся неисправные модули. На адресные входы дешифраторов 3.1-3.3 подается код двух разрядов адреса проверяемой памяти с выходом 8 первого блока 1 анализа адреса. На отробирующие входы дешифраторов 3.1-3,3 подаются собранные сигналы сбоев разрядов с выходов 9 второго блока 2 анализа адреса. Причем каждый из дешифраторов 3.1-3.3,стробируемый сигналами сбоев разрядов,соответствует своему столбцу модулей, проверяемой оперативной памяти. Каждый триггер 11 групп накопителя 4 соответствует своему модулю проверяемой памяти. Перед началом проверки необходимо установить в нулевое состояние триггеры 11 групп накопителя 4, для чего нужно подать сигнал обнуления накопителя 4 на управлякячий вход 10 устройства. При проверке памяти в случае сбоя, допустим 1-го модуля (в каком-либо разряде с Ор по lip), на адресные входы де1яифратсров 3.13.3, подается код старших разрядов адреса, по которому произ оигел сбой, а стробируюДОй вход одного из дешифраторов г иапримв1{ 3„ 1. подается стробируййдий собранкай сигнал сбоев разрядов (с О до 11 разряды), С выхода этого ле1ви ратора ,3,1 подается сигнал установки в единицу соответствующего триггера 11 рруппы который переходит в единичное сфет яние, а устройство без оста1 овки Ьдолжает свою рабЬту. Бели .в. xcst да льнейшей проверки произ й л од гоа е менный сбой, допустил в 1-ом к 2-ом модуле Проверяемой памяти, второй блок 2 анализа аяр&аа вырабатывает два стробируквдих сигнала сбоев,isqTojaae поступают на стробирующйё вз«дар двух дешифраторов, например 3.1 н . . 3,2, с выходов который подайлтсяг сигналы установки в одних.кэ триггеров двух rijynn, Например триггеров 11,1 и 11,5 соотвётствейио. Триггер второй групсш переходит из нулевого СОСТОЯНИЯ в единичное, а триггер 11,1 первой группы остается в единичном состо ции, т,е, подтверждается его вдив1 чио® cocTOfTHHe. Аналогично фиксируется информация о сбоях в модулях проверяемой памяти во всех триггерах 11.1-11.12 групп накопителя 4, После окончания отработки програмiмы контроля результаты контроля зафиксированы в триггерах 11.1-11.12 накопителя 4, а блок. 5 индикации индицирует номера неисправных модулей проверяемой памяти. Технико-экономическое преимущество описываемого устройства заключается в его более высоком, по сравнению с известньм, быстродействием,достигаемом за счет того, что устройство не прерывает свою работу при обнаружении сбоя в контролируемой оперативной памяти.