Аналого-цифровой преобразователь Советский патент 1982 года по МПК H03K13/17 

(54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к аналогоцифровым преобразователяхт и быть исполь зовано в обпасти связи, вычислительной и измерительной техники, а также в автоматизированных системах управления технологическими процессами и в системах автоматизации научных исследований. Известно устройство аналого-цифрового преобразования, в котором сокращается время испытаний за счет предвари- тельного нахождения поддиапазона возможных изменений сигнала j. . Однако из-за того, что внутри найден ного поддиапазона преобразование осуществляется классическим аналого-цифровы преобразователем счета едт{кчных прирашений, погрешность преобразования рас сматриваемого устройства велика. Известен аналого-цифровой преобразователь счета единичных приращений, соде жаший блок сравнения, цифро-аналоговый преобразователь, генератор и тульсов. триггер, элемент И, счетчик, блок управления и связи между ними 2 . Его недостатком является большая погрещность преобразования. Цель изобретения - уменьщение погрещности преобразования за счет повыщения вероятности правильного ответа. Поставленная цель достигается тем, что в аналого-цифровой преобразователь содержащий блок сравнения, первый вход которого соединен с выходом датчика входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, единичный вход первого триггера соединен с шиной Запуск, единичный выход первого Tpinrepa соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход соединен со счетным входом реверсивного счетчика, выходы которого соединены со входами цифроаналогового преобразователя, введены второй, третий и четвертый триггеры, элемент задер кки, логи3)2

ческий блок, второй п третий элементы регистр, первая и вторая rpjmna элементоъ И, npifietv выходы разрядов реверс5пз кого счетчика соединены с соответствук ишми первыми входам-и элементов И первой группы, выход блока сравнения соединен с первым входом второго триттегм и с первым и вторым входами логического блока, второй вход которого соединен с выходом элемента задержки, а единичный выход соединен с третьим и четвертым входами nopH iecKoro блока, при этом выход элемента эадермжи соединен с выходомпервого элемента И, с пятым и шестым входами логш шского блока и с первыми входами второго и третьего Элементов И, а седьмой вход логического блока соединен с единичным вых.одом третьего триггера, с вычитающим вх:0дом реверсивного счетчшса и со вторым входом третьего элемента И, восьмой вход лопгаеского блока соединен с 1гулевым входом третьего триггера, с суммируюЩ1я л входом реверсивного счетчшса и со вторым входом второго элемента И, нулевой выход триггера младшего разряда и единичные выходы триггеров остальных разрядов реверсивного счетчгаса соединены с соответствующими входами второго элемента И, выход которого соединен с единичным входом третьего триггера, при этом едннигный выход триггера младшего разр5зда и нулевые

выходы остальных разрядов реверсивного счетчика соединены с соответствую- nniiv;tT входами третьего элемента И, выход которого соединен с нулевыми входами первого и третьего триггеров, при-чем выход логического блока соедштск со вторыми входами элементов И первой группы и с единичголм входом четвертого трштера, -гулевой вход которого соединен с шиной Съем кода и с первыми вы- ходами элементов И второй группы, вторые входы которых соединены с едтпигч шлми выходами соответствзпощих ров регистра, установочные вход1 1 тртгг-героЕ регистра соединены с вы содалти соответствутощих элементов И порпой гр:)Тппы, едтгаичный выход четвертого триггера соединен с шшюй РазреБшнке съема кода, выходы элементов И второй грунты соединеггы с шиной Выхопной У:.О:: нулевой выход первого трштера соедине: с гпкиой ОконМние щпсла.

На. черте се представлена функгшонпль тия схема аналого -цвфрового преобразователя.

11ре;и1агаемь Й преобразователь г;одер- жит блок 1 сравнения, цифроаналоговый преобразователь 2, первый триггер 3, первый элемент И 4, генератор импульсов 5, реверсивный счетчик 6, элементь И 7 первой группы, второй триггер 8, лог1Р1еский блок 9, элемент 10 задерлжи второй 11 и третий 12 элемент И, третий 13 и четвертый , эл зменты И 15 втооой группы, триггеры регистра 16 шина выхода датчика входного 17, шина Запуск 18, шина Окон чание шжла 19, шина Съем кода 20, шина Вьсходного кола 21, шина Разрешение съема кода 2.2

ГЗторой триггер 8 и элемент 10 запег)кки служат д.ля запоминания ответа блока 1 сравнения на предь д;Апем такте.

Второй 11 и третий 12 элементы И выявляют соответственно максимальное и мшп мальнос значение кода в рево1з- сивном счет -иже 6 с л гетом ре-жима работь счетчшсв.

Суигность предлагаемого изобретения зак.пючается в том, что аналого-гдлфровой преобразователь AIJIl счета единичных триращений при во.здействии шумов рассматривается как бы состоящим из двух частей; части, осущоствлякзшс} аддитивное наложение интерполирующего стенала сг;/т;енчатой формы {необходи .ая расспнхронизищя получается за счет дейсггвия IliLyMa), и части, соответствуюшей идеал1уiiOMy 1 ;пинтовате.пю, т, е. Al-lTl пот.осредCTiieinio-rc считывания. При этом если в реа.льпом А1Ш непосредственного считывания сра131 пние значения происходит о,ц овременно с нила{ей и верхней гран 1Цей текущего кванта, то в нашем cjrj-jae, очевидно, что сравтгение про 1сходкт D последовательные м:.; спты

юнал в кгшнт, во--первых, если при движении ступетгчатого образцового С1{гнала вверх блок сравнения на л -ом такте

выдает сшчтал ( а + 1)-ом такте блок сравнения выдает сигнал Oijx Voi 1) s во-вторых, если при движении ступенчатого образцового стенала вниз блок сравнения на i ом такте выдает сщ-нал (), а на ( i + 1) такте блок сравнения выдает с игнал

( NX ,

В предлагаемом АШТ а-тализ попадания сигнала в квант производится с помощью- лоп-гческого блока 9, ситчьмл л.з выходе которого г.ожет 6birti задан гы ряжением

.S,,,VN5;S-..,V 5П где eg сигнал or генератора 5 импуль сов ; S - значение сигнала с блоке 1 сравнения на i -ом такте, при чем 5 1, если Vo; -р V X I 5 - значение сигнала с блока срав нения на ( i - 1)-ом такте, хранящееся на втором триггере 8; N - признак направления изменения образцового сигнала, причем N 1 при единичном состоянии третьего триггера 13 ( вычитания реверсивного счетчика 6). Время испытаний выбирают кратным времени одного периода ступенчатого образцового сигнала, т. е. времени прохода ступенчатого образцового сигнала от одной границы диапазона до другой и обратно. Устройство работает следующим образом,о Сигнал начальной установки (не показан) устанавливает первый 3, третай 13 и четвертый 14 триггеры в нулевое состояние, тем самым реверсивный счет чик 6 переводится в редким слежения, в реверсивный счетчик 6 записьшается код О ... О, а второй триггер 8 устанавливается в состояние, соответствующее ответу блока сравнения . По сигналу Запуск первый Tpiwrep 3 устанавливается в i, тем самым разрешая прохо кдение импульсов от генерато- ра 5 импульсов через первый элемент И 4, в результате чего происходит увеличение содержимого реверсивного счетчика 6. После того, как код в реверс1шном счетчике достигнет максимальной величины, на выходе второго элемента И 11 появляется сигнал, переводящий третий триггер 13 в единичное состояние, тем са мым изменяется режим работы реверсивно счетчика и код в нем начинает уменьшаться до минимального значения, после чего по сигналу с третьего элемента И 12 триггеры 3 и 13 устанавливаются в О, тем самым меняется режим работы реверсивного счетчика 6 и выдается сигнал Окончание цикла. Кроме того, во время изменения образцового сигнала от минимального значения до максимальног и обратно, при появлении сигнала на выходе логического блока 9, т. е. при попадании сигнала в квант, осуществляется переписывание кода с реверсивного счетчика 6 в регистр 16 с одновременной установкой в 1 четвертого тригге26pti .14. По сигналу Разрешение снятия кода устройство приема кода (на чертеже не показано; в качестве устройства приема кода может быть испотззована, например, мини-ЭВМ или микро ЭВМ) выдает сигнал Съем кода и принимает с выхода второй группы элементов И 15 значение числового эквивалента. По сигналу Окончание цикла устройство приема кода может проводить усреднение полученных кодов. Если число полученных кодов недостаточно для получения требуемой точности, то производится следующий запуск АЦП. Проведение моделирования предлагаемого аналого-цифрового преобразователя при воздействии нормального шума показало высокую точность оценок значений сигнала, получаемую за счет компенсации вешгчинь смещен1га математического ожидания относительно самого сигнала и за счет использования потенциальных воз можностей АЦП счета ед1гаичных приращений к выравниванию характерист1ж шумов, действующ1п ; в процессе преобразования. Благодаря тому, что появляется возмол нсх;ть получения отсчетов не 1голько на границах действия шума, но и вблизи самого значения , уменьшается погрешность оценки значения сиг нала и сокращается время испытаний по сравнению со случаем использования npoTOTiffla. Формула изобретения Аналого-ш-1фровой преобразователь, содержащий блок сравнения, первый вход которого соединен с выходом датчика входного сигнала, а второй вход соединен с выходом цифроаналогового преобразователя, единичный вход первого триггера соед1гаен с шиной Запуск, единичный выход первого триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход со- ед1шен со счетным входом реверсивного счетч жа, выходы которого соединены с входами ш4 роаналргового преобразова теля, отличающийся тем, что, с целью уменьшения погрешности преобразования за счет повьпления вероятности правильного ответа, введены второй, третий и четвертый триггеры, элемент задержки, логический блок , второй и третий элементы И, регистр , первая и вторая группы элементов И, причем высоедивет-аы с соотве7х;тБую1Д 1ми первыми входами элементов Н первой т ругшы, выход блока сравнения соедкнен с первым входом второго триггера и с первым и вторым входами логического блока, второй вход которшо соединен с выходом элемента задержки, а едига-гч1{Ый выход соединен с третьим и четвертъ М входами логического блока, при этом вход элемента задержки соединен с выходом первого элемента И, с пятым и шестым входами логического блока и с первыми входами второго и третьего элементов И, а седьмой вход логического блока соединен с eдIfflичныvr третъего триггера, с вычитающим входом реверсивного счет«.шса и с вторым входом третъего элемента И, вас сой вход .соединен с 1 улевым входом третьего триггера, с суммир тошим входом реверс1Шного счетчш-са и с вторым входом второго элемента И, нулевой выход триггера младшего разряда и еди нкчные выходы триггеров остальташ .разрядов реверсивного счетчика соединены с соответствующими входами второго элемента И, выход которого соединен с единичт,1м входом третьего триггера, при этом едини1ный выход триггера младшего разряда и щелевые выходы трнггЭров остольшхгх разрядов реверс;иВного счетчика соединены с соотве1гтвук шими входами третьего элемента И, выход которого соединен с нулевыми входами первого и третьего триггеров, причем выход логического блока соединен с вторыми входами элементов И первой 1ТЗУ1ШЫ и с единичшз1м входом четвертого триггера, нулевой вход которого соединен с шиной Съем кода и с первыми;

входами элементов И второй группы, вторые входы которых соединень с единичными выходами соответствующих триггеров регистра, установочные входы TjinrrepoB регистра соединены с выходами

соответствующих элементов И первой группы, единичный выход четвестот о соединен с шиной Разрешение съема кода, выходы элементов И второй группы соединены с шиной Г ыходной

код, нулевой выход первого Tpiflri epa соединен с ш}гаой Окончание щшла.

Источники и||нормац 1и, принятые во внимание при экспертизе 1. Гитис Э, И. Преобразователи информации для электронных цифровых вычислительных устройств. М., Энергия, 1970, рис. 7-5.

2. Смолов В. Б. и др. Полупроводниковые кодирующие и декодируюдие преобразователи напряжений. Л., Энергия, 3907, с. 134. рис. 2-4.