Устройство для дешифрации команд Советский патент 1982 года по МПК G06F5/00 

Изобретение относится к вычислительной технике и может быть использовано в высоконадежных системах обработки данных и специализированных ЦВМ..

Известно устройство, содержащее регистр адреса ДЗУ, дешифратор ДЗУ, накопитель ДЗУ, регистр информации, предназначенные для выборки микрокоманд операции 11 .

Недостатками этого устройства являются невысокая достоверность кодов, хранимых на регистре адреса, вследствие того, что информация представляется -в двоичной классической системе счисления, которая обладает нулевой сяиибкообнаруживающей способностью, и необходимость блокировки дешифраторов для предотвращения выработки ложМых микроопераций.

Наиболее близким к изобретению по технической сущности является устройство, содержащее триггеры управления, счетчики тактов, ряд регистров, счетчик команд, дешифратор и коммутатор распаковки, предназначенные для выборки команд .f2 .

Недостатками такЬго устройства являются невысокая нгадежнбсть работы, вследствие появления на выходе дешифратора ложных сигналов , причиной которых являются гонки, . возникающие и счетчике команд при смене кодовых комбинаций, и низкая достоверность кодов, хранимых в счетчике, вследствие того, что информация представляется в двоичной классической системе очисления, KOjторая обладает нулевой сяиибкообнару10живающей способностью.

Цель изобретения - повышение надежности работы устройства и достоверности хранения кодов.

Поставленная цель достигается

15 тем, что устройство для дешифрации команд, содержащее группу триггеров и дешифратор, дополнительно- содержит две группы элементов ИЛИ, элемент ИЛИ, триггер, блок нормализации

20 и блок контроля, содержащий группу элементов И и элемент ИЛИ, причем выходы элементов ИЛИ первой группы подключены к входам установки в нулевое состояние триггеров группы

25 соответственно, входы установки в единичное состояние которых подключены к выходс1м элементов ИЛИ второй группы соответственно, вход нормализации устройства подключен к входу

30 первого элемента ИЛИ второй.группы

и к первому входу элемента ИЛИ, второй вход которого подключен к входу анализа ошибки устройства, а выход - к счетному входу триггера, прямой и инверсный выходы которого подключены к у;правляю1цему входу блока нормализации и к управляющим входам элементов И группы блока контроля соответственно, выходы которых подключены к входам элемента ИЛИ блока контроля соответственно, выход которого является выходом блока контроля и подключен к выходу сигнала ошибки устройства, первый информационный выход блока нормализации подключен к первому входу первого элемента ИЛИ первой группы и к входу второго элемента ИЛИ второй группы, второй информационный выход блока нормализации подключен к второму входу первого элемента ИЛИ первой группы, к первому входу второго элемента ИЛИ первой группы и к входу третьего элемента ИЛИ второй группы, третий.информационный выход блока нормализации подключен к второму входу второго элемента ИЛИ второй группы, к первому входу третьего элемента ИЛИ первой группы и к входу четвертого элемента ИЛИ второй группы, четвертый информационный выход блока нормализации подключен к второму входу третьего элемента ИЛИ первой группы, к первому входу четвертого элемента ИЛИ-первой группы и к входу пятого элемента ИЛИ второй группы, прямой выход первого триггера группы подключен к первому информационному входу блока нормализации ик информационному входу первого элемента И группы блока контроля, информационные входы второго, третьего и четвертого элементов И группы блока контроля подключены к пятому, шестому и седьмому выходам блока нормализации соответственно, инверсный выход второго триггера групгш подключен к перврму входу дешифратора, прямой выход второго триггера группы подключен к второму информационному входу блока нормализации и к второму входу дешифратора, инверсный выход третьего триггера группы подключен к третье-. му входу дешифратора, четвертый

входKQTOporo подключен к прямому выходу третьего триггера группы и к третьему информационному входу блок нормализации, инверсный выход четвертого триггера группы подключен к пятому входу дешифратора, шестой вход которого подключен к прямому выходу четвертого триггера группы и у четвертому информационному входу блока нормализации, инверсный выход пятого триггера группы подключен к седьмоглу входу дешифратора, восьмой вход которого соединен с прямым, выходом пятого триггера группы и спятым информационным входом блока нормализации, выход переполнения которого подключен к выходу переполнения устройства, выходы дешифратора

соединены с соответствующими выходами устройства.

Блок нормализации содержит элементы Н и НЕ, а также группу элементов И,причем первый информационный

0 вход блока подключен к первому входу

первого элемента И, второй вход ко. торого подключен к второму информационному ВХОДУ блока и к первому йходу второго элемента И, второй вход

5 которого подключен к третьему информационному входу блока и к первому входу третьего элемента И, второй вход которого подключен к четвертому информационному входу блока и к первому входу пятого элемента И, второй .вход которого подключен к пятому информационному входу , первый информационный вход блока подключен к первому входу пятого элемента И, второй вход которого подключен к выходу первого элемента НЕ, вход которого подключен к выходу первого элемента И и к первому входу шестого, элемента И, второй вход

0 которого цодключен.к выходу второго элемента НЕ, вход которого подключен к выходу второго элемента И и к первому входу седьмого элемента И, второй вход которого подключен к

- выходу третьего элемента НЕ, вход которого подключен к выходу третьего Элемента И, выходы пятого, шестого, седьмого и третьего элементов И подключены к информационным входам элементов И группы соответственно,

управляющие входы которых подключены к управляющему входу блока, а выходы - к первому, второму, третьему и четвертому информационным выходам блока соответственно, пятый, шестой

5. и седьмой информационные выходы которого подключены к выходам второго, третьего и четвёртого элементов И соответственно, выход четвертого элемента И подключен к выходу переполнения блока.

Дешифратор содержит элементы И, причем первые входы первого и второго элементов И подключены к первос му и второму входам дешифратора

соответственно, вторые входы первого и второго элементов И подключены к третьему входу дешифратора, первый и второй входы третьего элемента И подключены к первому и к четвертому

входам дешифратора соответственно, пятый вход которого подключен к первым входам четвертого и пятого элементов И, первый вход шестого элемента И подключен к шестому входу

65 дешифратора, седьмой вход которого

подключен к вторым входам четвертог и шестого элементов И, второй вход пятого элемента И подключен к восьмому входу дешифратора, а выход подключен к первым входам седьмого, восьмого и девятого элементов И, выход шестого элемента И подключен к первым входам десятого и одинкгщцатого элементов И, выход четвертого элемента И подключен к входам двенацатого, и- тринадцатого элементов И, выход третьего элемента И подключен ко вторым входам первого и двенадцатого элементов И, выход второго элемента И подключен к вторым входа восьмого, девятого и тринадцатого элементов И,выход первого элемента подключен к вторьлм входам девятого и одиннадцатого элементов И, выходы седьмого, восьмого, девятого, десятого, одиннадцатого, двенадцатого и тринадцатого элементов И подключены к выходам дешифратора соответственно.

На чертеже предетавлена схема устройства, предназначенного для последовательного выбора 7 микрокоманд.

Схема содержит элементы ИЛИ 1, триггер 2, блок нормализации 3,двухступенчатый дешифратор 4, блок контроля 5, элемент ИЛИ 6, триггер (нормализации) 7. Блок нормализации 3 содержит элементы И 8-14, элементы НЕ 15-17 и группу элементов И 18. Блок контроля 5 содержит группу элементов И 19 и элемент ИЛИ 20. Дешифратор 4 содержит элементы И 21-33.

устройство .работает следующим образом.

По управляющему сигналу цепочка триггеров 2 обнуляется. По следующему сигналу, поступающему на вход младшего разряда, триггер устанавливается в единичное состояние. Одновременно, тот же сигнал через элемент ИЛИ б поступает на счетный вхо триггера нормализации 7, находящегося в нулевом состоянии, и устанавливает его в единичное состояние. Элементы И группы 18 открываются, и устройство переводится .в режим нормализации, в котором осуществляется приведение двоичного фибоначчиевого кода к нормальной форме, при которой в двух соседних разрядах кода не может быть сразу двух единиц. Принцип работы блока нормализации 3 состоит в последовательном просмотре двоичного кода, начиная со старших разрядов. При наличии единиц в двух соседних разрядах производится операция свертки, вид которой следующий

ОЮИ - ненормализованный код;

01Ш - 04-1°0 10000; 10000 - нормализованный код.

Е;сли единица находится в крайнем младшем разряде, то по свойству нормальных кодов эта единица заносится в предпоследний младший разряд, а крайний разряд обнуляется. При наличии единицы в двух старших разрядах выдается сигнал переполнения на выходе элемента И 8. После этого, как все возможные свертки осуществлены, по управляющему сигналу устройства, поступающему на.вход элемента ИЛИ б, триггер нормализации переходит в нулевое состояние, элементы И группы 18 закрываются, и устройство переводится в режим хранения. В этом режиме осуществляется контрюль дво5ичного кода, хранящегося в цепочке триггеров. При .наличии одновременно двух единиц в соседних разрядах кода или при наличии единицы в последнем младшем разряде на выходе элемента

0 ИЛИ 20 блока контроля 5 появляется сигнал ошибки /J.

Отрицательные эффекты, связанные с гонками в фибоначчиевых счетчиках, в данном устройстве пол5ностью устраняются, так как деишфратор команд 4,настрое только на разрешенные (нормальные) кодовые комбинации. В,отличие от классического двоичного счетчика в фц онач0чиевом счетчике при поступлении очередного импульса переход от одного разрешенного состояния к соседнему осуществляется через запрещенные (ненормальные) кодовые комбина5ции, на которые дешифратор кЬманд не реагирует, т.е. сигнал на выходе дешифратора появляется только после окончания всех сверток и появления в цепочке триггеров разрешенной

0 кодовой комбинации.

Таким образом, данное устройство позволяет контролировать хранимую информацию и обнаруживать большую .чать ошибочных переходов из О в 1, ,

5 например для 40-разрядного кода фибоначчи обнаруживают 99,99% переходов из разрешенной кодовой комбинации в новую возможную кодовую комбинацию. Благодаря применению фибо0наччиевого счетчика, в данном устройстве принципиально исключается возможность появления ложных сигналов на выходе дешифратора, что ведет к повышению надежности ЦВМ.

5

Формула изобретения

1. Устройство для дешифрации команд, содержащее группу триггеров и дешифратор, отличающеес я тем, что, с целью повышения надежности работы устройства, оно дополнительно содержит две группы элементов ИЛИ, элемент ИЛИ, триггер. блок нормализации и блок контроля, содержащий группу элементов И и эле мент ИЛИ, причем выходы элементов ИЛИ первой группы подключены к входам установки в нулевое состояние триггеров группы соответственно, входы установки в единичное состояние которых подключены к выходам элементов ИЛИ второй группы соответ ственно, вход нормалиэаци,и устройства подключен к входу первого элемента ИЛИ второй группы и к первому входу элемента ИЛИ, второй вход которого подключен к входу аналиэа ошибки устройства, а выход - к счетному входу триггера, прямой и инверсный выходы.которого подключены к управляющему входу блока норма лизации и к управляющим входам элементов И группы блока контроля соот ветственно, выходы которых подключе ны к входам элемента ИЛИ блока конт роля соответственно, выход которого является выходом блока контроля и подключен к выходу сигнала сдагабки устройства, первый информационный выход блока нормализации подключен к перво.му входу первого элемента ИЛ первой группы и к входу второго элемента ИЛИ второй группы, второй информационный выход блока норлгшизации подключен к вторсэму :входу пер вого элемента ИЛИ первой группы, к первому входу второго элемента ИЛИ первой группы и к входу Третьего эл мента ИЛИ второй группы, третий информационный выход блока ноЕЯиали.зации подключен к второму входу второ го элемента ИЛИ второй группы, к пе вому, взводу, третьего элемента ИЛИ первой группы и к вход} четвертого элемента ИЛИ второй группы, четвертый информационный выход блока нормализации подключен к второму входу третьего элемента ИЛИ первой группы к nepBof-ry входу четвертого элемеита ИЛИ первой группы и к входу пято го элемента ИЛИ второй группы, прямой выход первого группы , подключен к первому информационному входу блока нормализации и к информационному входу первого элемента И группы, блока контроля, информационные входы второго, третьего и четвертого элементов И группы блока контроле подключены к пятому, шесто му и седьмому, выходам блока нормализации соответственно, инверсный Выход второго триггер а группы подкл чен к первому входу дешифратора, прямой выход второго триггера группы подключен к ВТорому информационному входу блока нормализации и к второму входу дешифратора, инверсный выход третьего триггера групггы подключен к третьему входу дешифратора, четвертый вход которог -. . подключен к прямому выходу третьего триггера группы и к третьему информационному входу блока нормализации, инверсный выход четвертого т)Иггера группы подключен к пятому входу дешифратора, шестой Вход которого подключен к прямому выходу четвертого триггера группы и к четвертому информационному входу блока нормализации, инверсный выход пятого триггера группы подключен к седьмому входу дешифратора, восьмой вход которого соединен с прямым вы содом пятого триггера группы и с пятым информационным входом блока нормализации, выход переполнения которого подключен к выходупереполнения устройства, выходы дешифратора соединены с соответствующими выходами устройства. 2, Устройство по п. 1, о т л ич а ю щ е е с. я тем, что блок нормализации содержит элементы И и НЕ, а также группу элементов И, причем первый информационный вход блока подключен к первому входу первого элемента И, второй вход которого подключен к второму информационному входу блока и к первому входу второго элемента И, второй вход которого подключен к третьему информационному входу блока и к первому входу третьего элемента И, второй вход которого подключен к четвертому информационному ВХОДУ блока и к первому входу пятого элемента И, второй вход которого подключен к пятому информационному BxoJEiy блока, первый информационный вход блока Подключен к первому входу пятого элемента И, второй вход которого подключен к выходу первого элемента НЕ, вход котодрго подключен к выходу первого элемента Ник первому входу шее .того элемента И, второй вход которого подключен к выходу Bfoporo элемента НЕ, вход которого подключен к выходу второго элемента И и к первому входу седьвюго элемента И, второй вход которого подключен к выходу третьего элемента НЕ, вход которого подключей к выходу третьего элемента И, выходы пятого, шестого, седьмого и третьвгчэ элементов И подключены к информгиционным входам элементов И группы соответственно, управляющие входы которых подключены к управляющему входу блока, а выходы - к первому/ второму, третьему и четвертому информационным выходам блока соответственно, пятый, шестой и седь{лой информационные выходы которого подключены к выходам второго, третьегю и четвертого элементов И соответственно, выход четвертого элемента И гБэдключек к выходу переполнения блока. 3. Устройство по п. 1, о т л ич а ю щ е е-с я тем, что дешифратор содержит элементы И, причем пер вые входы первого и второго, элементов И подключены к первому и вто рому входам дешифратора соответственно, вторые входы первого и второго элементов И подключены к треть му входу дешифратора, первый и второй входы третьего элемента И подключены к nepBOMS и к четвертому входам дешифратора соответственно, пятый вход которого подключен к первым входам четвертого и пятого элементов И, первый вход шестого элемента И подключен к шестому входу дешифратора, седьмой вход которого подключен к вторым входг1М четвертого и шестого элементов И, второй вход пятого элемента И подключен к восьмому входу дешифратора, а выход подключен к первым входам седьмого, восьмого и девятого элементов И, выход шестого элемента И подключен к первым входам десятого и одиннадцатого элементов И, выход четвертой элемента И подключен к входам двенащцатого и тринадцатого элементов И, выход третьего элемента И подключен к вторым вводам первого и двенадцатого элементов И, выход второго элемента И подключен к вторым входам восьмого, десятого и тринадцатого элементов И, выход первого элемента И подключен к вторым входгт девятого и одиннадцатого элементов И, выходы седьмого, восьмого, девятого, одиннадцатого, двенадцатого и тринадцатого.элементов И подключены к выходгм дешифратора соответственно.; Источники информации, принятые во внимание при экспертизе 1. Ларионов А.П. Электронная вычислительная машина БС-1030. М.,, Статистика , 1977, с. 59, рис.. 2. Дроздов Е.А., Комарицкий В.А., Пятйбратов А.П. Электронные вычислительные машины единой система. М., Машиностроение, 197б, с.212, рис. 7, 12 (прототип).