Преобразователь кода одной позиционной системы счисления в другую Советский патент 1982 года по МПК G06F5/02 

(54) ПРЕОБРАЗОВАТЕЛЬ КОДА ОДНОЙ ПОЗИЦИОННОЙ СИСТЕМЫ СЧИСЛЕНИЯ В ДРУГУЮ

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств, выполняющих операции над числами, представленными в позиционных избыточных системах счисления.

Известен преобразователь кодов, содержащий регистр преобразуемого числа, регистр результата и блок управления 1.

Недостатки известного устройства состоят в невозможности преобразова- НИН кодов из избыточной позиционной (г, k) системы счисления в позиционную систему с основанием г и относительно большой объем аппаратуры.

Наиболее близким к предлагаемому по технической сущности и схемному построению является преобразователь кодов из одной позиционной системы счисления в другую, содержащий регистр входного кода, последовательно соединенные первый и второй триг.геры частного, одноразрядный сумматор, блок управления и регистр результата t2 3.

Недостаток данного устройства :Также состоит в невозможности преобразования кодов из избыточной позиционной (г, k) систе№1 счисления в

позиционную систему счисления с ос нованием г.

Целью изобретения является расширение функциональных возможностей, заключающихся в преобразовании кода из избыточной (г, k)-ичнoй системы счисления в позиционную систему счисления с-основанием г.

Поставленная цель достигается

10 тем, что в преобразователь кода одной позиционной cиcтeIvы счисления в другую, содержащий регистр входного кода, последовательно соединенные г1ервый и второй триггеры част15ного, одноразрядный сумматор, блок управления и регистр результата, информационный вход которого соединен с вькодом одноразрядного сумматора, первый вход которого соединен

20 с выходом второго триггера частногс входы сдвига регистра входного числа и регистра результата соединены с выходом подготовки цикла блока управления, выход разрешения приема

25 исходного числа которого .соединен с управляющим входом регистра входного числа, введены формирователь эквивалента разряда .входного кода, триггер остатка и реверсивный счет30чик циклов, тактовый вход которого

соединен с выходом подготовки цикла блока управления и управляющим входом первого триггера частного, информационный вход которого соединен с выходом частного формирователя эквивалента разряда входного кода, выход остатка которого соединен с управляющим входом триггера остатка информационный вход соединен с выходом регистра входного кода, выход гтовности формирователя эквивалента разряда входного кода соединен с вхдом управления суммированием блока управления, вход разрешения преобразования которого соединен с выходом реверсивного счетчика циклов, вход пуска формирователя эквивалента разряда, входного кода соединен с выходом пуска формирователя блокауправления, выход разрешения суммирования которого соединен с управляющими входами второго триггера частного и триггера остатка, выход которого соединен со вторым входом одноразрядного сумматора.

При этом в преобразователе формирователь эквивалента разряда входного кода содержит регистр k-ичного разряда, k-ичный сумматор, схему сравнения, счетчик, блок местного управления, вход пуска которого является входом пуска формирователя эквивалента разряда входного кода, вход готовности формирователя блока местного управления соединен выходом - Меньше схемы сравнения с управляющими входами регистра k-ичноГО .разряда и счетчика и является вы.ходом готовности формирователя эквивалента разряда выходного кода, выходы частного и остатка которого соединены с выходами счетчика и ре.гистра k-ичного разряда соответственно, выход регистра k-ичного разряда соединен с первыми входами схемы сравнения и k-ичного сумматора, вторые входы которых соединены с входом г-ичной константы, выход Больше или равно схемы сравнения соединен с входом подготовки цикла блока местного управления, вьаход пуска которого соединен со входом опроса схемы сравнения, а выход Сброса - со входами сброса счетчи- ка и k-ичного сумматора, выход которого соединен с первым информационным входом,.регистра k-ичного разряда, второй информационный вход которого является информационным входом формирователя эквивалента разряда входного кода.

Кроме того, в преобразователе блок управления содержит первый и второй элементы И, первый и второй элементы задержки, первый и второй, усилители и элемент ИЛИ, первый вход которого является входом пуска блока управления, второй вход

соединен с выходом первого элемента И, а выход является выходом сигнёша приема входного числа блока управления и через первый элемент задержки соединен С

выходом сигнала пуска формирователя блока управления, выход первого усилителя является выходом разрешения суммирования блока управления и через второй элемент задержки соединен с первыми входами первого и второго элементов И и является выходом подготовки-цикла блока управления, . выход второго элемента И через второй усилитель соединен с выходом конS ца преобразования блока управления, вход разрешения преобразования которого соединен со вторыми входами пер-. вого и второго элементов И.

Причем в преобразователе блок

0 местного управления содержит три

.элемента ИЛИ, усилитель и элемент зарержки, первый и второй элементы И, /первые входы которых соединены с выходом первого элемента ИЛИ, являющегося выходом пуска формирователя блока местного управления, вторые входы первого и второго элементов И являются соответственно входом подготовки цикла и входом окончания работы формирователя . блока местного управления, вход пуска которого соединен с первым входом:первого элемента ИЛИ, а выходы первого и второго элемента И через второй и третий элементы ИЛИ соединены соответственно с выходами сброса блока местного управления, выход первого элемента И через усилитель соединен с выходом готовности формирователя блока местного управления, а выход

0 второго, элемента И через элемент задержки соединен со .вторым входом первого элемента ИЛИ.

Позиционные избыточные (г, k) системы счисления характеризуются

5 тем, что в случае, когда г 2,

k г + 1 при выполнении суммирования не возникает сквозной перекос. Использование этого свойства позво- . ляет повысить эффективность выполнения арифметических операций.

Необходимость в преобразовании информации из избыточной (г, k) системы счисления в систему счисления с основанием г возникает при смешанс ном выполнении операций переработки информации в указанных системах счисления, аТакже в связи с представлением ее в виде, удобном для совместной работы с другими устройствами дискретного действия.

При создании дискретных устройств работающих .в позиционных избыточных (г, k) системах счисления, исходя из соображений экономии аппаратурных затрат-, стремятся к выбору минимально допустимых значеНИИ г и k..Анализ показывает, что при выборе значений г и k в соответствии с соотношением (k-l) 2, получаемые при этом избыточные (г, k) системы счисления допускают эффективную реализацию на основе однотипных элементных структур, не|3ависимо от выбора конкретных значений г и k.

Расширение функциональных возможностей преобразователя кодов достигается в результате учета специфики предЗставления числовой информации в позиционных избыточных (г, k) системах счисления. Специфика представления информации проявляется в том, что в (г, k) системах счисления и спользуется не один модуль, как в традиционной позиционной системе, а два: основание системы счисления (г) и значнос ь представления информации (k)..

Особенность преобразования кода в-позиционной избыточной (г, k) системе счисления в код в позиционной системе счисления с основанием г в предлагаемом устройстве з.аключается в том, что каждый разряд, преобразуемого числа последовательно, начиная с мпадиих разрядов, делится на величину г. Деление выполняется по основанию k, а получаемый остаток и частное рассматриваются как числа в г-йчной системе счисления. Остаток от деления, полученный в i-ом цикле, суммируется в г-ичной систем счисления с частным, полученным в i-OM цикле. Результат суммирования представляет собой цифру i-ro разряда преобразованного числа Пример преобразования числа 7895, представленного в (г, k) системе счисления при г 4, k 10.в число, представленное в системе счисления с основанием г 4, показан в таблице.

Преобразованное число в системе счисления с основанием г 4 равно 21221.

Проверка

78954 10 7,4 + 8,4 + 9,4 + 5 617,

21221 2,4 + 1,4 + 2,4 + + 2,4 + 1 617.

На фиг.1 представлена структурная схема преобразователя кодов; на фиг.2 - функциональная схема формирователя, входящего в состав преобразователя кодов; на фиг.З - принципиальная схема узла местного управления формирователя; на фиг.4 принципиальная схема блока, управления преобразователя кодов.

Преобразователь кодов содержит регистр 1 входного кода, формирователь 2 эквивалента разряда входного кода, первый триггер 3 частного.

второй триггер 4 частного, одноразрядный сус матор 5, работающий в г-ичной системе счисления, регистр 6 результата, триггер 7 остатка, реверсивный счетчик 8 циклов, блок 9

5 управления, вход 10, соединяющий

вход блока -9 управления с первым управляющим входо.м регистра 1 преобразуемого числа, вход 11, соединяющий выход подготовки цикла блока 9

0 управления с управляющим входом pe гистра 1. Вход 12 пуска формирователя 2 соединен с вькодом пуска формирователя блока 9 управления, вход 13 nepBot-o триггера 3 частного - с выходом подготовки цикла

блока 9 управления, управляющие входы 14 и 15 триггеров 4 и 7 - с выходом разрешения суммирования- блока 9 управления, управляющий вход- 16

Q регистра 6 результата и тактовый вход 17 реверсивного счетчика цикла - с выходом подготовки цикла блока управления, выход 18 реверсивного счетчика 8 циклов - с входом

5 разрешения преобразования блока 9 управления, вход 19 формирователя 2 - с выходом младшего разряда регистра 1, информационный вход 20 триггера 3-е выходом частного форQ мирователя 2, информационный вход 21 триггера 7 - с выходом остатка формирователя 2, выход 22 готовности формирователя 2-е входом управления суммированием блока 9 управления; выход 23 триггера 3 частного с информационным входом триггера 4 частного, выходы 24 и 25 триггеров 4 и 7 - с первым и вторым входами одноразрядного сумматора 5 соответственно, выход 26 одноразрядного

0 сумматора 5 - с входом младшего разряда регистра 9 результата.

Регистр 1 содержит.п k-ичных раз рядов, регистр 6 - (п + 1) г-ичных г разрядов, счетчик 8 циклов содержит Fog2.(n + 1)Г двоичных разрядов.

В исходном положении регистр 6 находится в нулевом состоянии, в регистре 1 нг1ходится код преобразуемого числа, а в счетчике 8 записан

0 код числа п + 1.

Преобразователь кодов работает следующим образом.

Преобразователь входного кода, представленного в позиционной избыточной (г, k) системе счисления,происходит за п + 1 циклов.

В i-м цикле (i 1, . .., п + 1) под действием управляюь1его импульса, поступающего на вход 10 с блока 9 уп0. равления, .значение младшего разряда регистра 1 поступает на вход 19 формирователя 2. Формирователь 2 образует остаток и частное от деления зна.чения i-ro разряда регистра 1 на значение освоения системы счислений г.

Остаток от деления через выход 21 преписывается в г-ичный триггер 7 остатка, а частное от.деления по выходу 20 переписывается в первый г-ичный триггер 3 частного. Одновременно с поступлением цнформации по выходам 20 и 21, с выхода 22 формировтеля 2 на вход блока 9 управления поступает сигнал об окончании работы формирователя 2, Под действием уравляющих импульсов, поступающих по входам 14 и 15 с блока 9 управления на управляющие входы триггера 7 остатка и второго г-ичного триггера 4 частного, происходит суммирование кодов этих триггеров, в первом цикле значение триггера 4 всегда равно нулю, а в п + 1-ом цикле знач:ение триггера 7 всегда равно нулю. Выходы 24 и 25 триггеров 4 и 7 поступают на одноразрядный сумматор 5, причем сум1иирование кодов осуществляется в г-ичной системе счисления Результат суммирования с выхода 26 переписывается BI младший разряд регистра б результата. Под действием управляющих импульсов, поступающих с блока 9 управления на входы 13, 16, 11 и 17 осуществляется соответственно перепись содержимого триггера 3 в триггер 4, сдвиг влево на один I-ичный разряд кода регистра 6 сдвиг вправо на один k-ичный разряд кода регистра 1, а также уменьшение на единицу значения- реверсивного счетчика 8 циклов. На этом выполнение i-ro цикла работы преобразователя кодов заканчивается. Если значение счетчика 8 не равняется нулю, то на вход блока 9 управления с выхода 18 поступает сигнал, под действием которого блок управления формирует управляющую пбследовательность импульсов следующего цикла работы преобразователя кодов.

В п + 1-ом цикле значение счетчика 8 становится равным нулю и с выхода 18 не поступает сигнала, разрешающего дальнейшую работу блока 9 управления. Работа преобразователя кодов заканчивается.

Формирователь 2 эквивалента разряда входного кода (фиг.2 ) содержит регистр 27 k-ичного разряда, k-ичный сумматор 28 обратного кода, работающий в k-ичной системе счисления схему 29 сравнения, счетчик 30, блок 31 местного управления, выход 2 одноразрядного сумматора 28, соединенный с первым входом регистра 27 Постоянное значение г, представленное обратным кодом, подается на первый вход 3 3 суглматора 28, второй вход 34 которого соединен с выходом регистра 27, вход,35 схемы 29 сравнения соединен с выходом регистра 27. Постоянное значение г подается на вход 36 схемы 29 сравнения.

Вход 37 сброса счетчика 30 соединен с выходом сброса блока 31 местного уг/равления, входы 38 - 40 соединяют выход Меньше схемы 29 сравнения соответственно с управляющим входом регистра 27, управляющим -входом счетчика 30, входом пуска блока 31 местного управления, вход 41 подготовки цикла блока 31 местного управления соединен с выходом Больше или равно схемы 29 сравнения, вход 42 , сброса сумматора 28 соединен с выходом сброса блока 31 местного управления, выход 43 пуска блока 31 местного управления соединен с входом опроса схемы 29 сравнения.

Формирователь 2 эквивалента входного кода работает следующим образом.

В начальном состоян 1и работы формирователя в регистре 27 находится код младшего разряда регистра 1 преобразуемого числа, одноразрядный сумматор 28 и счетчик 30 находятся в нулевом состоянии. Работа формирователя, происходит под действием управляющего импульса, поступающего с блока управления {фиг.1) по выходу 12 на третий вход блока 31 местного управления.

По первому управляющему сигналу, поступающему с блока 31 местного управления по выходу 43 на схему 29 сравнения, происходит сравнение кода регистра 27 с постоянным значением г. Код регистра 27 поступает на вход 35 схемы 29 сравнения, а постоянное значение г подается на вход 36 схемы сравнения:.

Если код регистра 27 меньше, чем значение г основания системы счисления, то с выхода Меньше схемы 29 сравнения по входам 38 и 39 поступаютси1-налы на управляющие входы регистра 30. Под действием этих сигналов осуществляется передача кода регистра 27 в триггер 7 остатка, а также перепись содержимого счетчика 30 в первый триггер 3 частного (фиг.1). Одновременно с сигналами/ передаваелмми ,по входам 38 и 39, с выхода Меньше схемы 29 сравнения по входу 40 поступает сигнал в блок местного управления. Этот же сигнал поступает в блок 9 управления (фиг.1) и свидетельствует об окончании работы формирователя.

Если же код регистра 27 больше или равен г, сигнал об этом ко входу 41 поступает на входблока 31 местного управления. Под действием этого сигнала в блоке 31 местного управления формируются сигналы, поступающие по входам 37 и 42 соответственно на информационный, вход счетчика 30 и на управляющий вход одноразрядного сумматора 28. Под действием этих сигналов увеличивается значение счетчика 30 на единицу, а в -сумматоре 28 осуществляется сложение значения регистра 27 (превышает или равно г) с обратным кодом постоянного значения г, т.е. вычитание из значения регистра 27 значения г. Результат суммирования на выходе 32 представляет собой положительное число и записывается в регистр 27. На этом работа формирователя в j-oM такте (j 1, 2,...) заканчивается. Следующий j + 1 такт работы формирователя снова начинается со сравнения нового значения регистра 27 со значением г. Это сравнение происходит под действием управляющего импульса, поступающего с выхода 43 блока 31 местного управления на схему 29 сравнения.

Работа формирователя происходит до тех пор, пока значение регистра 27 становится меньше, чем постоянное значение основания системы счисления. При этом с выхода Меньше схемы 29 сравнения на входы 38 и 39 регистра 27 и счетчика 30 поступают управляющие сигналы, под действием которых осуществляется перепись содержимого регистра 27 и счетчика 30 соответственно в триггер 7 остатка и триггер 3 частного. Одновременно с сигналами, передаваемыми на входы 38 и 39, с выхода Меньше схе.мы 29 сравнения на вход 40 поступает сигнал в блок местного управления. Под действием этого сигнала блок 31 местного управления формирует управляющий сигнал, поступающие на входы 37 к 42 к устанавливающий в нулевое состояние счетчик 30 и сумматор 28 соответственно. Сигнал, поступающий на вход 40, поступает в блок 9 управления (фиг.1) и свидетельствует об окончании работы формирователя.

Блок местного управления (фиг.З) содержит элемент ИЛИ 44, элемент И 45, усилитель 46, элемент И 47, элемент 48 задержки, вход 49 элемента И 45, соединенный с выходом элемента ИЛИ 44, выход 50 элемента И 45, соединенный с входом усилителя 46 и с входами элементов ИЛИ 51 и 52, выходы 53 и 54 которых соединены со входами 37, 42, выход 55 элемента И 47 соединен с входом элемента 48 задержки, выход 56 которого соединен со вторым входом элемента ИЛИ 44, вход 57 элемента И 47 соединен с выходом элемента ИЛИ 4

Работа блока местного управления заключается в выработке управляющей последовательности сигналов, необходимых для работы, формирователя. Работа блока местнохО управления начинается под действием сигнала, поступающего по входу 12 с блока управления преобразователем кодов (фиг.1К Этот сигнал поступает на вход элемента ИЛИ, с выхода которого в формирователь поступает первый управляющий сигнал на вход 43. Если со схемы 29 сравнения формирователя проходит.сигнал на вход 40, то с выхода элемента И 45 в формирователь поступают управляющие сигналы с выходов элементов ИЛИ 51 и 52. Эти сигналы устанавливают в нулевое состояние счетчик 30 и сумматор 28. Сигнал с выхода 50 элемента И 45 поступает на усилитель 46, с выхода

5 которого в преобразователь кодов (фиг.1) поступает сигнал об окончании работы формирователя 2.

Если со .cxeNbi 29 сравнения формирователя приходит на вход 41 сигQ нал, то с выхода элемента И 47 сигнал проходит через элемент 48 задержки и вызывает формирование управляющих сигналов следующего так- , та работы формирователя 2.

5 Блок 9 управленияфиг,4; содержит элемент ИЛИ 58,элемент 59 задержки, усилитель 60, элемент 61 задержки, элементы И 62 и 63, усилитель 64., вход 65 пуска, выход 66 элемента ИЛИ 58, соединенный со входом элемента 59. задержки, выход 67 усилителя 60, соединенный со входом элемента 61 задержки, выход 68 элемента 61 задержки, соединенный с первым входом элемента И 62, выход 69 элемента И

5 62, соединенный с первым входом

элемента ИЛИ 58, вход 70 элемента И 63, соединенный с выходом элемента 61 задержки, входы 71-72, соединяющие выход реверсивного счетчика 8

0 (фиг.1) со входами элементов И 62 и 63 соответственно, выход 73 элемен-i та И 63, соединенный с входом усилителя 64. Выход 74 усилителя 64 является выходом конца преобразования

5 блока управления.

Работа блока управления заключается в выработке управляющей последовательности сигналов, необходимых для работы преобразователя кодов

Q (фиг.1). Работа блока 9 управления начинается под действием сигнала, поступающего на вход 65.

В качестве входного сигнала может быть использован, например, управляющий сигнал, формируемый в

центральном устройстве управления арифметического устройства, в котором применяется в качестве отдельного функционального блока предлагаемый преобразователь кодов. Этот сигнал поступает на вход элементу . -ИЛИ 58, с выхода которого в преобразователь кодов на вход 10 поступает первый управляющий сигнал. Через время после поступления, в преобразователь

5 кодов первого управляющего сигнала. с выхода элемента 59 задержки в уст ройство поступает второй управляющи сигнал на вход 12. Временной интервал f определяется временем передачи кода с регистра 1 преобразовате ля кодов в регистр 27«формирователя Под действием управляющего сигна ла, приходящего на вход 12, начинается работа формирователя (фиг.2), Сигнал об окончании работы формирователя поступает на выход 22, на вход усилителя 60 ,с выхода которого в преобразователь кодов поступает третий управляющий сигнална входы I и 15. Через время Т, в устройство посту пает четвертый управляющий сигнал на. выходы 13, 16, 11 и 17. Временной интервал Т определяется временем суммирования кодов на сумматоре 5 и записью результата суммирования в регистр 6 результата. После окончания очередного i-го ( 1 1, 2,...,п) цикла работы преобразования кодов счетчик 8 находится на нулевом,состоянии и разрешающий сигнал с его выхода поступает через вход 71 на вход элемента И 62

Деление первого (младшего) разряда преобразуемого числа на основание г

Сложение остатка с предыдущим значением частного (в первом цикле это значение всегда равно нулю)

Деление второго разряда преобразуемого числа на основание г

Сложение значения остатка, полученного в такте 1 цикла 2 со значением частного из 1 такта 1 цикла

5:4

1+0

9:4

1+1 с выхода 69 этого элемента управляющий сигнал поступает на вход элемента ИЛИ 58, вызывает формирование управляющей последовательности еле.- дующего цикла работы преобразователя кодов. После окончания последнего (п + + 1)-го цикла работы преобразователя кодов значение счетчика 8 становится равным нулю и разрешающий сиг- нал с его выхода поступает через вход 72 на.вход элемента И 63. Сигнал с выхода элемента И 63 поступает на вход усилителя 64, с выхода 74 которого поступает сигнал об окончании работы преобразователя кодов. Использование предлагаемого преобразователя кодов позволяет применять позиционные избыточные (г, ) системы счисления при построении арифметических устройств и применять также устройства в составе систем переработки информации в совокупности с серийно выпускаемым оборудованием (ввода-вывода, информационно-измерительными и т.п.).

Деление третьего разряда преобразуемого числа на основание г

Сложение значения

остатка, полученного

в такте 1 цикла 3 со

значением частного

из 1 такта 2 цикла

деление четвертого разряда преобразуемого числа на основание г

Сложение значения остатка, полученного в такте 1 цикла 4 со значением частного из такта 1 цикла 3

Сложение значения переноса, полученного ,в такте 2 цикла .4 со значением частного из такта 1 цикла 4

Формула изобретения

7:4

быточной ( г, 1 ) -ичной системы счисления, в него введены формирователь эквивалента разряда входного кода, триггер остатка и реверси;вный счетчик циклов, тактовый вход которого соединен с выходом подготовки цикла блока управления и управляющим входом первого триггера частного, информационный вход которого соединен с выходом частного формирователя эквивалента разряда входного кода, выход остатка которого соединен с управляющим входом триггера остатка, информационный вход соединен с выходом регистра входного кода, выход готовности формирователя эквивалента разряда входного кора соеинен с входом управления суммированием блока управления, вход разешения преобразования которого соединен с выходом реверсивного счетчика циклов, вход пуска формирователя

квивалента разряда входного кода

соединен с .выходом пуска формирователя блока управления, выход разрешения суммирования которого соединен с управляющими входами второго триггера частного и триггера остатка, выход которого соединен со вторым входом одноразрядного сумматора,

2, Преобразователь по п. 1 о т личаювдийся тем, что в нем формирователь эквивалента разряда входного кода содержит регистр f -ичного разряда. It-ичный сумматор, схему сравнения, счетчик, блок местного управления, вход пуска которого являеося входом пуска формирователя эквивалента разряда входного кода, вход готовности формирователя блока местного управления

Меньше

соединен выходом

схемы

сравнения с управляющими входами регистра -ичного разряда и счетчика и является выходом готовности; . формирователя эквивалента разряда выходного кода, выходы частного и остатка которого соединены с выходами счетчика и регистра -ичного разряда соответственно, выход регистра k-ичногЬ разряда соединен с первыми входами схемы сравнения и 1 -ичного сумматора, вторые входы которых соединены с входом г-ичной константь выход Больше .или равно схемы сравнения соединен с входом подготовки цикла блока местного управления, выход пуска которого соединен со . .входом опроса схемы сравнения, а выход сброса - со входами сброса счетчика и Тс-ичного сумматора, выход которого соединен с первым информационным входом регистра k-ич ного разряда, второй информационный вход которого является информационным входом фор шрователя эквивалента разряда входного кода.

вход соединен с выходом первого элемента И, а выход является выходом сигнала приема входного числа блока управления и через первый элемент задержки соединен с выходом сигнала пуска формирователя блока управления выход первого усилителя является, выходом разрешения суммирования блока управления и через второй элемент задержки соединен с первыми входами первого и BTOpoiO элементов И и является выходом подготовки цикла блока управления, выход второго элемента И через второй усилитель соединен с выходом конца преобразования блока управления, вход-разрешения преобразования которого соединен со вторыми входами первого и второго элементов И.

4, Преобразователь по пп. 1-3, отличающий ся тем, что в нем блок местного управления содержит три элемента ИЛИ, усилитель и элемент задержки, первый и второй элементы И, первые входы которых соединены с- выходом первого элемента ИЛИ, являющегося выходом пуска формирователя блока местного управления, вторые входы .первого и второго элементов И являются соответственно входом подготовки цикла и. входом окончания работы формирователя блока местного управления, вход пуска которого соединен с первым входом первого элемента ИЛИ, а выход первого и второго элемента И через второй и третий элементы ИЛИ соединены соответственно .с выходами сброса блока местного, управления, выход первого элемента И через усилитель соединен с выходом готовности . формирователя блока местного управления, а выход второго элемента И через элемент задержки соединен со вторым входом первого элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

кл. 235-155, опублик. 1971 (прототип) .

Фи1.

20

39

37

«3

32

35

35

4Г

liO

ie

Фиг.