Устройство для контроля схем сравнения Советский патент 1982 года по МПК G06F11/26 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств проверки электронных блокое дискретной автгалатики и вычислительных машин.

Известно устройство для контроля схем сравнения, содержащее блок управления и два счетчика l .

Однако указанное устройство малопроиз1д водительно и практически непригодно для проверки схем сравнения чисел больших форматов.

Наиболее близким к предлагаемому является устройство для проверки схем ,5 сравнения, содержащее блок формирования сигнала ошибки,, первый, второй, третий и четвертый триггеры, первый и второй регистры сдвига , причем единичный вььход первого триггера соединен с едшшч 20 ным входе второго триггера первым входом первого элемента И-ИЛИ, нулевой выход первого триггера соединен с первым входом второго элемента ,

единичный выход второго триггера соеди иен с первым шсодсм блока формирования сигнала ошибки, выход которого являет ся выходил устройства, выход контрой . руемой схемы сравнения соединен с вторым входом блока формирования сигнала ошибки, третий вход которого соединен с единичным выходом третьего триггера, выходы первого и второго элементов И-ИЛИ соединены с информационными вхом дами первого в второго регистров сдвига соответственно, информационные выходы первого в второго регистров сдвига со&динены с первым в BTOIM IM входами контролируемой схемы сравнения, выход переполнения первого регистра сдвига соедв нен со счетным входом первого триггера и с вторыми входами перюго и второю 3i eue«toB И-44ЛИ, выход переполнения второго регистра .сдвига соединен с .: третьими входамв первого н второго эл&«. ментов И-ИТШ в со счетным входок четвертого триггера, нулевой выход торого соединен с четвертыми входамв 3.64 первого и второго элементов И-ИЛИ, единичный выход четвертого триггера соединен с входом третьего триггера, тактовый вход устройства соединен с тактовыми входами первого и второго регистрйв сдвига 2 J. Известное устройство обладает недостаточно высокой надежностью функциониро вания, так как любой сбой регистров сдви га приводит к рассогласованию истинного сигнала сравнения с задаваемым соответствующими, триггерами управления. В этом случае блок формирования сигнала ошибки выдает ложный сигнал. Указанный неДостаток обусловлен тем, что в извести ном устройстве число А формируется первым регистром сдвига, а число В - вторым. Регистры непосредственно связаны с входами проверяемой схемы сравнения, следовательно, они определяют, какой сиг нал будет на выходе этой схемы. В то время информацию о том, какой должен быть сигнал на выходе схемы сравнения задают триггеры, состояния которых в общем случае.не зависят от состояний указанных регистров сдвига. . Цель изобретения - повышение надежности работы устройства. Поставленная цель достигается тем. что в устройство для контроля схем сравнения, содержащее блок фик:сации9ошибки, эп&леит И, первый и второй триггеры, причем единичные выходы первого и второ го триггеров соединены соответственно с первым и вторым входами блока фиксации ошибйи, выход которого явдяется выходом устройства, информационный вход устройства соединён с третьим входом блока фиксации ошибки, введены счетчик, дешифратор, первая и вторая группа элементов И и элемент задержки, причем так товый вход устройства соединен со счет ным входом первого триггера, единичный выход которого соединен со счетным вхоHVM второго триггера, с первым входом элемента И, с первыми входами всех ; элементов И первой группы, единичный . выход второго триггера соединен с первыми входами всех элelvffeнтoв И второй группы, со счетным входом счетчика и с вторым входом элемента И, выход которого через элемент задержки соединен с установочными входами первого и второго триггеров, информационные выходы счетчика соединены с входами дешифратора, каждый выход которого соединен с вторыми входами соответствующих элементов И первой и второй групп, выхэды элеметггов И первой и второй грутш обра5зуют первую и вторую группу выходов устройства. На чертеже представлена функциональная схема предлагаемого устройства. Устройство содержит контролируемую схему 1 сравнения,- счетчик 2, первый з и второй 4 триггеры, блок 5 фиксации ошибки тактовый вход 6 устройства, дешифратор, первую 8 и вторую 9 груп- пу элементов И, элемент И 10 и элемент 11 задержки. Перед началом работы счетчик 2 устанавливается в нулевое состояние, а тртгг ,геры 3 и 4 в состояние 10 (цены установки не показаны). При этом на вход контролируемой схемы сравнения поступает число (возбужден первый .выход дешифратора) и число , на выходе схемы сравнения при правильной ее работе появляется сигнал ха (А 7В). С поступлением первого тактового импульса первый триггер 3 устанавливается в нулевое состояние, отключает от выходов дешифратора первую группу входов схемы сравнения, а на вторую группу входов схемы сравнения подается сиг нал . Схема сравнения при правильной работе должна выработать сигнал KQ(), с поступлением второго импульса на тактовый вход 6 устройства триггеры 3 и 4 устанавливаются в единичное состояние и, тем самым, на первую и вторую группу входов схем -сравнения поданы равные числа, а контролируемая схема сравнения на своем выходе должна выработать сигнал х (). До поступления третьего импульса на вход 6 устройства сигнал с выхода элемента 11 задержки устанавливает триггеры 3 и 4 в состояние 10, а счетчик 2 - в состояние 1. Длительность задершски элемента 11 должна быть больше времени, необходимого для сравнения двух чисел, но меньше, чем период между двумя тактовыми сигналами. Таким образом, каждый третий тактовый импульс вызывает увеличение значения счетчика 2 на единицу, на выходе дешифратора 7 возбуждается следуюшая шина и осуществляется проверка следующих входов контролируемой схемы сравнения. Через К переходов счетчика, что соответствует ЗК тактам на входе устройства заканчивается полный цикл контроля схемы 1. Работа логического блока 5 строится в соответствии с таблицей состояний.

Любая другая комбинашш сигналов на входе блока 5 вызьтает на его выходе сигнал логической единицы, указываю- щий на неисправность контролируемой схемы сравнения.

Устройство для контроля схем сравнения обладает повышенной надежностью функционирования, так как счетчик с дешифратором не влияет на то, какой сигнал сравнения выработан проверяемой схемой, а служат только для подвижения нуля (единицы) по всем разрядам чисел А и В. Кроме того, счетчик с дешифратором исключают возможность проявления нескольких нулей (единиц) на входах проверяемой схемы. При таком построении при ненадежном счетчике имеем надежное устройство, так как сбой в счетчике приводит только к изменению номера разряда сравниваемых чисел, на который должен поступить нуль (единица). Подача же этого

нуля (единицы) непосредственно на вход числа А, или числа В, или того и другого вместе определяется только состояниями триггеров 3 и 4. Состояния же этих триггеров однозначно расшифровываются логическим блоком 5 в жестком соответ ствии с соотношением чисел А и В. Таким образом, функции формирования соотлошения чисел на входах схемы сравнения и выдача информации об этом соотношении, т. е. выдача информации об истинном. сигнале сравнения, выполняют одни и те же триггеры 3 и 4, что исключает выработку ложных сигналов ошибки блоком 5 даже при ненадежной работе любого из приме- няадых в сх«ле двустабильных элементов; Применение деши4 атора, кроме указа ных преимуществ позволяет непосредственно управлять цифровыми индикаторами для получения визуальной инфсфмашга. о сравниваемых числах.

Ф о р м у л а из об р е т е н и я Устройство для контроля схем сравнения, содержащее блок фиксации ошибки, элемент И, первый и второй триггеры, причем единичные выходы первого и второго триггеров соединены соответственно с первым и вторым входами блока фиксации ошибки, выход которогЪ является вь ходом устройства, информационный вход устройства соединен с третьим входом блока фиксации ошибки, отличающееся тем, что, с целью повышения надежности работы, в него введены счет чик, дешифратор, 1юрвая и вторая группа элементов И и элемент задержки, причем тактовый вход устройства соединен со счетным входом первого триггера, единич ный выход которого соединен со счетным вхйдом второго триггера, с первым входсм элемента И, с первыми входами всех элементов И первой группы, единичный выход второго триггера соединен с первы« ми входами всех элементов И второй , со счетным входом счетчика и с втое рым входом элемента И, выход которого через элемент задержки соединен с установочными входами первого и второго триггеров, информационные выходы счет5ика соединены с входами дешифратора, каждый выход которого соединен с вторыми входами Соответствующих элементов И первой и второй групп, выходы элементов И первой и второй групп образуют соответственно первую и вторую группу выходов устройства. Источники информации, принятые во внимание при экспертиве 1. Авторское свидетельство СССР № S843O9, кл. G06F 11/ОО. 1975. 2. Авторское свидетельство СССР по заявке № 2661590/18-24, кг. Q06 Р: 11/02, 1978 (прототтп)..

ОН