Устройство для контроля регистра сдвига Советский патент 1992 года по МПК G06F11/16 G11C29/00 

(л

с

Изобретение относится к автоматике и вычислительной технике и может быть использовано для тестового контроля регистров сдвига. Цель изобретения - повышение достоверности контроля. Устройство содержит счетчики тактов 3, 4, дешифраторы 6, 7, триггеры 9, 10, элементы И 1, 2, элемент И-НЕ 8, элемент ИЛИ 5, тактовый вход 12 и выход ошибки 13. На чертеже показан также контролируемый регистр сдвига 11. Поставленная цель достигается за счет обнаружения неисправностей в цепи сброса контролируемого регистра. 1 ил.

vj VI

ю

00

о

4

Изобретение относится к автоматике и вычислительной технике и может быть использовано для тестового контроля регистров сдвига.

Цель изобретения - повышение достоверности контроля.

Функциональная схема устройства представлена на чертеже.

Устройство содержит элементы И 1 и 2, счетчики 3 и 4 тактов, элемент ИЛИ 5, дешифраторы 6 и 7, элемент И-НЕ 8, триггеры 9 и 10. На чертеже показаны также контролируемый регистр сдвига 11, тактовый вход 12 и выход 13 ошибки устройства.

Работу устройства рассмотрим на примере 6-разрядного регистра сдвига 11 и 4- разрядного счетчика 3.

Устройство работает следующим образом.

При включении питания сигналом начальной установки (цепь начальной установки на чертеже не показана) триггер 9 устанавливается в единичное состояние, счетчик 4 - в нулевое состояние. Сигналом с выхода триггера 9 устанавливаются в ноль триггер 10, счетчик 3 и регистр 11. При этом на первом выходе дешифратора 7 появляется единичный сигнал, в результате чего тактовый импульс пройдет через элемент И-НЕ 8 :;а тактовый вход триггера 9. Триггер 9 переключается в нулевое состояние, запретив прохождение последующих тактовых импульсов через элемент И-НЕ 8 и разрешив их прохождение через элемент И 1 на счетный вхед счетчика 3 и тактовый вход регистра 11. а также переключается в нулевое состояние триггер 10, счетчик 3 и регистр 11. После этого по переднему фронту тактовых импульсов, выделяемых на выходе элемента И 1, происходит модификация счетчика 3, а по их заднему фронту - запись в регистр 11 информации, поступающий на его информационный вход через элемент ИЛИ 5 с выхода младшего разряда счетчика 3.

Седьмой тактовый импульс своим передним фронтом установит в счетчике 3 код 0111, а своим задним фронтом запишет в проверяемый регистр сдвига 11 код 010101. В результате по началу 7-го тактового импульса на втором выходе дешифратора 6 появится единичный сигнал, а по окончании этого тактового импульса формируется единичный сигнал и на втором выходе дешифратора 7, что приведет к переключению триггера 10 в единичное состояние. Сигнал с выход, триггера 10 через элемент ИЛИ 5 поступит на информационный вход регистра 11, благодаря чему обеспечивается с помощью последующих пяти тактовых

импульсов занесение единичных сигналов во осе разряды этого регистра. При этом на выходе счегчика 3 установится код 1100. Поскольку после этого на первом выходе

дешифратора 6 и первом выходе дешифратора 7 появится единичный сигнал, то про изойдет срабатывание элемента И 2. На выходе этого элемента сформируется единичный сигнал, который сбрасывает счетчик

4 в ноль и переводит триггер 9 в единичное состояние. На прямом выходе этого триггера появляется единичный сигнал, с помощью которого обнуляются счетчик 3, регистр 11, а триггер 10 переводится в нуле5 вое состояние. Если в цепях сброса всех разрядов проверяемого регистра отсутствуют неисправности, то на первом выходе дешифратора 7 сформируется единичный сигнал и тогда очередной тактовый импульс,

0 пройдя через элемент И-НЕ 8, переключит триггер 9 в нулевое состояние. В дальнейшем работа устройства осуществляется аналогично,

Если в цепях сброса одного или не5 скольких разрядов проверяемого регистра сдвига 11 имеются неисправности, то после занесения в эти разряды единичных сигналов они сохранят эти значения и после действия сигнала сброса с выхода триггера 9.

0 Поэтому дешифратор 7 на ссоем третьем выходе не сформирует единичного сигнала, в результате чего триггер 9 останется в единичном состоянии, счетчик 3 и регистр сдвига 11 будут заблокированы сигналом сброса,

5 а счетчик 4 будет продолжать вести подсчет тактовых импульсов. После прохождения очередной пачки тактовых импульсов обнуление счетчика 4 не состоится и на его выходе переполнения сформируется сигнал,

0 свидетельствующий о неисправности контролируемого регистра сдвига.

Если в проверяемом регистре сдвига будут присутствовать любые другие ошибки, приводящие в процессе сдвига информации

5 к появлению на его выходах ложных нулей или ложных единиц, то в этом случае, как и в рассмотренном выше, после прохождения заданного количества тактовых импульсов не последует сброса счетчика 4, следящего

0 за наличием ошибок-. Это происходит из-за нарушения соответствия кодов, получаемых на выходах контролируемого регистра 11, кодам, образованным на выходах счетчика

3,В этом случае работа дешифратора 7 на- 5 рушается-n поэтому формирование сигнала

сброса на выходе элемента И 2 не произойдет, что приведет к срабатываниям счетчика

4,На выходе этого счетчика сформируется сигнал ошибки, который выдается на выход 13 устройства.

Формула изобретения Устройство для контроля регистра сдвига, содержащее первый счетчик тактов, первый триггер, элемент И-НЕ и первый элемент И, первый вход которого является тактовым входом устройства, выход элемента И соединен со счетным входом первого счетчика и является первым выходом устройства для подключения к тактовому входу контролируемого регистра сдвига, прямой выход первого триггера соединен с входом сброса первого счетчика и является вторым выходом устройства для подключения к входу сброса контролируемого регистра сдвига, отличающееся тем, что, с целью повышения достоверности, в него введены два дешифратора второй счетчик тактов, второй триггер, второй элемент И и элемент ИЛИ, примем группа разрядных выходов первого счетчика тактов соединена с труп- пой вхоцоа первого дешифратора, первый выход которого соединен с первым входом второго элемента И, выход которого соединен с входом сброса второго счетчика тактов и с входом установки в 1 первого триггера, инверсный выход которого сцеди- нен с вторым входом первого элемента И, выход младшего разряда первого счетчика тактов соединен с перрым входом элемента

ИЛИ, выход которого является третьим вн- ходом устройства для подключения к инфор мационному входу контролируемого регистра сдвига, группа входов второго дешифратора образует группу информационных входов устройства для подключения к группе разрядных выходов контролируемого регистра сдвига, первый выход второго дешифратора соединен с вторым входом второго элемента И, второй выход второго дешифратора соединен с тактовым входом второго триггера, информационный вход ко торого подключен к второму выходу первого дешифратора, третий выход второго дешифратора соединен с первым входом элемента И-НЕ, выход которого соединен с тактовым входом первого триггера, прямой выход которого соединен с вторым входом элемента И-НЕ и с входом установки в О второго триггера, выход которого соединен с вторым входом элемента ИЛИ, информационный вход первого триггера подключен к шине логического нуля, третий вход элемента И-НЕ и счетный вход второго счетчика тактов подключены к тактовому входу устройства, выход переполнения второго счетчика тактов является выходом ошибки устройства.