Устройство для контроля схем сравнения Советский патент 1988 года по МПК G06F11/22 

ю

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке средств проверки электронных блоков дискретной автоматики и вычислительной техники. Целью изобретения является упрощение устройства. Устройство для контроля схем сравнения содержит контролируемую схему сравнения 1, первый 2 и второй 3 счетчики, блок 4 формирования сигнала ошибки, первый 5, второй 6 и третий 7 триггеры, генератор 8 импульсов, элемент И 9, элемент ИЛИ 10, вход 11 пуска и выход 12 сигнала ошибки. I з.п. ф-лы, 1 нл.

С7

со

00

со со

О)

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке средств проверки электронных блоков дискретной автоматики и вычислительной техники.

Цель изобретения - упрощение устройства.

На чертеже приведена функциональная схема устройства.

Устройство для контроля схем сравнения содержит контролируемую схему 1 сравнения, первый 2 и второй 3 счетчики, блок 4 формирования сигнала ошибки, первый 5, второй 6, третий 7 триггеры, генератор 8 тактовых импульсов, элемент И 9, элемент ИЛИ 10, вход II пуска и выход 12 ошибки устройства. Кроме того, блок 4 формирования сигнала ошибки содержит де1нифратор 13, мультиплексор 14 и элемент И 15, входы 16-18 и выходы 19-21 дешифратора 13.

Контролируемая схема 1 сравнения обеспечивает сравнение двух П-разрядных двоичных чисел (А и В) и формирует на первом выходе единичный сигнал, если , либо единичный сигнал на третьем выходе 18, если . На втором выходе единичный сигнал формируется в случае, если А В.

Счетчики 2 и 3 предназначены для формирования двоичных чисел А и В соответственно, подаваемых на схему 1 сравнения. Увеличение содержимого каждого из счетчиков 2 или 3 на единицу происходит при поступлении на их счетные входы заднего фронта тактового импульса, формируемого генератором 8 импульсов, если на входе V счетчика в этот момент времени присутствует единичный сигнал.

Блок 4 формирования сигнала ошибки служит для формирования сигнала ошибки на выходе 12 устройства, если контролируемая схема сравнения формирует неправильный результат. Он работает следуюш,им образом. Дешифратор 13 формирует на своих выходах 19-21 сигналы, описываемые логическими выражениями

aieaiyais;

220 Sieaiyais;

X2I aieaiyais.

Мультиплексор 14 реализует логическую функцию

У X5X6Z20 + X5X6Z20 + X5X6Zi9+X5X62:2b

где Х5Хб - сигналы, снимаемые-с инверсных выходов триггеров 5 и б соответственно. Таким образом, из приведенных логических выражений следует, что если А В, то при правильной работе схемы 1 сравнения на выходе 20 дешифратора 13 формируется единичный сигнал, который приходит на выход мультиплексора 14 и закрывает элемент И 15. Вследствие этого очередной тактовый импульс с выхода генератора 8 на выход 12 устройства не проходит и сигнал ошибки не формируется. При любой другой комбинации сигналов на выходах схемы 1 сравнения на выходе 20 дешифра0

тора 13 присутствует нулевой сигнал, элемент И 15 открыт и тактовый импульс проходит на выход 12 устройства, сигнализируя о неправильной работе схемы 1 сравнения.

Аналогичным образом работает блок

формирования сигналов ошибки при или . В этих случаях запреш,аюш.ий сигнал на инверсный вход элемента И 15, поступает только тогда, когда на соответствующем выходе схемы 1 сравнения формируется единичный сигнал, а на других ее выходах единичные сигналы отсутствуют.

Триггер 5 управляет переключением триггера 6 и формирует управляюший сиг- 5 нал на один из управляющих входов мультиплексора 14.

Триггер 6 управляет работой счетчиков 2 и 3 и формирует управляюш.ий сигнал на другой управляющий вход мультиплексора 14. Триггеры 5 и 6 являются счетными триггерами и переключаются в противоположное состояние по заднему фронту каждого импульса, поступившего на их счетные входы.

Триггер 7 предназначен для пуска - останова работы устройства. Он переключа- 5 ется в единичное состояние при поступлении импульса на вход 11 устройства и возвращается в исходное состояние либо по сигналу переполнения, формируемому счетчиком 2 в конце цикла контроля, либо по сигна.чу 01пибки, формируемому блоком 4 0 формирования сигнала ошибки. Для объединения этих сигналов на вход R триггера 7 служит элемент ИЛИ 10.

Генератор 8 формирует последовательность тактовых им 1ульсов, обеспечивающих работу устройства. Он запускается при еди- 5 ничном сигнале на входе и останавливается при возвращении триггера 7 в исходное состояние.

Элемент И 9 управляет прохождением тактовых импульсов на счетный вход триг- Q гера 6. Он открывается только при нулевом состоянии триггера 5, поэтому на вход триггера 6 проходят только нечетные тактовые импульсы.

Устройство для контроля схем сравнения работает следующим образом. 5 В исходном состоянии все элементы памяти находятся в нуле. Цепи установки элементов схемы в исходное состояние условно не показаны.

После поступления сигнала «Пуск на 0 вход 11 устройства триггер 7 переключается в единичное состояние и запускает генератор 8 импульсов, который начинает формирование последовательности тактовых импульсов.

г Первый тактовый импульс проходит на вход элемента И 15. Если на втором выходе контролируемой схемы 1 сравнения присутствует единичный сигнал, то он через элемент И 15 не проходит и сигнал ошибки на

выходе 12 устройства не формируется. Одновременно этот тактовый импульс проходит на счетные входы триггеров 5 и 6 и счетчиков 2 и 3. В результате этого триггеры 5 и 6 переключаются в единичное состояние, в счетчик 3 записывается единица, а счетчик 2 остается в исходном состоянии, так как на входе V этого счетчика сигнал равен нулю. На входы контролируемой схемы 1 сравнения поступают числа , , (т.е. ) и на ее выходе появляются сигналы , О (при правильной работе).

Второй тактовый импульс поступает на вход элемента И 15 и при правильных сиг- налах на выходах схемы 1 сравнения на выход 12 устройства не проходит. Одновременно он поступает на входы счетчиков 2 и 3 триггера 5. В результате этого в счетчик 2 записывается единица, а триггер 5 возвращается в нулевое состояние. На входах схемы 1 сравнения формируется пара чисел .

Третий тактовый импульс опрашивает выход блока 4 формирования сигнала ошибки, переключает триггер 5 в единичное сое- тояние, а триггер 6 - в нулевое. В счетчик 2 записывается число А 2 ().

По четвертому тактовому импульсу триггеры 5 и 6 устанавливаются в нуль, в счетчики 2 и 3 записываются числа и нроверяется правильность выходных сигна- лов схемы 1 сравнения при , .

Далее процесс контроля схемы 1 сравнения циклически повторяется при увеличении чисел А и В на единицу в аналогичной последовательности: А В, , А В, А В... до тех пор, пока в счетчиках 2 и 3 не ус- тановятся числа А , где п - разрядность схемы 1 сравнения.

Носле этого очередной тактовый импульс проверяет правильность реакции схе- мы 1 сравнения на числа А В 2 и проходит на выход переполнения счетчика 2 и далее через элемент ИЛИ 10 на R-вход триггера 7. Последний возвращается в исходное состояние.

Если в процессе контроля хотя бы на од- ной из пар чисел А и В схема 1 сравнения выдаст неправильный результат, на входе 12 устройства формируется сигнал ошибки, который поступает на R-вхсд триггера 7, и процесс контроля схемы 1 сравнения останавливается.

0

(-,

5

5

0

5

Q

5

Формула изобретения

2.Устройство по п. , отличаюи{ееся тем, что блок формирования сигнала содержит дешифратор, мультиплексор и элемент И, причем первая группа входов блока формирования сигнала ошибки соединена с входами дешифратора, выходы которого соединены с информационными входами мультиплексора, вторая группа входов блока формирования сигнала ошибки соединена с группой адресных входов .му,1ьтиплексо- ра, выход которого соединен с инверсным входом элемента И, прямой вход которого является разрешающим входом блока формирования сигнала ошибки, выход элемента И является выходом оп1ибки блока.