Одноразрядный двоичный сумматор Советский патент 1982 года по МПК G06F7/50 

(54) ОДНОРАЗРЯДНЫЙ ДВОИЧНЫЙ СУММАТОР

Изобретение относятся к вычислитель ной технике и может быть использовано в арифметических устройствах универсальных и специализированных вычислительных машин.

.Известен одаоразрядный двоичный сумматор на двадцати четырех МДПтранзисторах, содержащий узел вьфаботки переноса и узел вьгработки суммы i

Недостатком данного сумматора яв ляется сложность конструкции.

Известен также одноразрядный двоичный сумматор, содержащий сумматоры по модулю два, элементы НЕ, узел переноса и узел выработки суммы, причем все узлы сумматора построены на МДП- транзисторах 2 .

Недостатком известного сумматора является большой объем оборудования.

Цель изобретения - сокращение объема оборудования.

Поставленная цель достигается тем, что в одворазрядном двоичном сут влаторе, содержащем два сумматора по мо|Дулю два и узел переноса, причем пер|вый и вторю и входы первого сумматора по модулю два подключены к первому и второму входам сумматора соответственно, первый и второй входы второго сумматора по модулю два подключены к третьему входу сумматора и к выходу первого сумматора по модулю дрд COOTVветственно, выход второго сумматора

,Q по модулю два соединен с выходом суммы сумматора, узел переноса содерз&ит четьфе МДП-транаистора, затворы первого и второго из котр1л 1Х соединены с выходом первого сумматора по моду,5 ПК два, затворы третьего и четвертого МДП-транаисторов узла п ереноса соеди-нены между собой, истоки первого и третьего МДП- анзисторов узла переноса соединены со вторым входом сум20 матора, истоки второго и четвертого МДП-транзисторов узла переноса соединены с третьим входом сумматора, стоки всех МДП-транзисторов узла переноса объединены и подключены к выходу 30 1 сгн:;иос;а cry v iвтора, каждьй сумматор 110 лсдут1Ю два содержит четыре МДПГ 1;:зт1стора и два элемента НЕ, входы которых соединень с первым и вторым входа ш сумматора по модутпо два, вхо первого элемента НЕ соединен с истокало первого и второго МДП-транзксто РОБ сумматора по модулю два, вьссод первозх) элемента НЕ соединен с истоками третьего и четвертого МДП-транзисторов сумматора по модулю два, вхо второго элемента НЕ соединен с затворами первого и третьего, выход второг элемента НЕ - с затворами второго и четвертого МДП-транзисторов сумматора по модулю два, стоки всех МДП-тра зисторов которого объединены и подклю чены к выходу сумматора по модулю дв выход второго элемента НЕ второго сумматора по модулю два соединен с затвором третьего МДП-транзястора узла переноса. На чертеже представлена принципиал ная схема одноразрядного двоичного сумматора. Сумматор содержит сумматоры 1 и 2 по модулю два и уз€П 3 переноса. Входы 4 и 5 сумматора 1 по модулю два являются первым и вторым входам сумматора, вход 6 сумматора 2 л о модутпо два Является третьим входом сумматора, выход 7 узла 3 является выходом переноса сумматора, а выход 8 сумматора 2 по.модулю два является выходом суммы сумматора. Сумматоры по модулю два состоят из двух элементов НЕ 9и 1О (11 и 12) и четырех МДП-транзисторов 13, 14, 15 и, 16 (17, 18, 19 и 20). Узел переноса состоит из четьфех МДП-транзисторов 21, 22, 23 и 24. Сумматор работает следующим образом. Если на входе 5 пртсутствует сигнал уровня логического нуля, то открыты транзисторы 15 и 16 и на вход элемен та 11 и затворы транзисторов 18, 20, 21 я 22 поступает сигнал со входа 4. В зависимости от уровня сигнала на этом входе на выход 7 поступает сигна со входов 5 или 6, на выход 8 - сигнал со входа 6 или его инверсное значение. Если на шине 5 присутствует сиг нал уровня лоиической единицы, то открыты транзисторы 13 и 14 и инверсно значение со входа 4 управляет работой всей схемы. Данный одноразрядаый двоичный сумматор имеет существенно меньишй объем 24 оборудовашгя, вьфажаюишйся в уменьше НИИ числа компонент и связей между ними. Формула изобретения Одноразрядный двоичный сумматор, содержащий два сумматора по модулю два и узел переноса, причем первый и второй входы первого сумматора по модулю два подключены к первому и второму входам сумматора соответственно, первый и вто- рой входы второго сумматора по модулю два подключены к третьему входу сумматора и к выходу первого сумматора по модулю два соответственно, выход второго сумматора по модулю два соединен с выходом суммы сумк атора, узел переноса содержит четьфе МДП-транайстора, затворы первого и второго из которых соединены с выходом первого сумматора по модулю дба, затворы третьего и четвертого МДП-транзисторов узла переноса соединеш 1 меяоду собой, истоки первого и третьего МДП-транзисторов узла переноса соединены со вторым входом сумматора, истоки второго и четвертого МДП-транзисторов узла переноса соединены с третьим входом сумматора, стоки всех МДП-транзисторов узла переноса объединены и пордлючены к выходу переноса сумматора, отличающийся тем, что, с целью сокращения объема оборудования, каждый сумматор по модулю два содержит четьфе МДП-транзистора и два элемента НЕ, входы которых соединены с nejf. вым и вторым входами сумматора по модулю два, вход первого элемента НЕ соединен с истоками первого и второго МДП-транзисторов . сумматора по модулю два, выход первого элемента НЕ соединен с истоками третьего и четвертого МДП-транзисторсш сумматора по модулю два, вход второго элемента НЕ соединен с затворами первогхз и третьего, а выход второго элемента НЕ - с затворами второго и четвертого МДПтранзисторов сумматора по модулю два, стоки всех МДП-транзисторов которого объединены и подключены к выходу сумматора по модулю два, вьрсод второго элемента НЕ второго сумматора по модулю два соединен с затвором третьего МДП-транзистора узла переноса. Источники информации, принятые во внимание при экспертизе l.RCA COSfMOS Integrated CircuUs, 550-203 С, 19T5, Data book 5eries, c. 55, фвйгг. 5.10. 2. Патент США № 3767906, кл. 235-175, 1973 (прототип).