(54) ЛОГАРИФМИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ
название | год | авторы | номер документа |
---|---|---|---|
Логарифмический преобразователь | 1984 |
|
SU1196860A1 |
Логарифмический преобразователь | 1986 |
|
SU1401457A1 |
Устройство для вычисления функции двоичной экспоненты | 1985 |
|
SU1305675A1 |
Устройство для вычисления функции двоичной экспоненты | 1984 |
|
SU1238066A1 |
Логарифмический преобразователь | 1985 |
|
SU1269126A1 |
Устройство для потенцирования | 1986 |
|
SU1348833A1 |
Цифровой логарифмический преобразователь | 1987 |
|
SU1425665A1 |
Устройство для вычисления полиномиальной функции от аналогового аргумента | 1990 |
|
SU1737444A1 |
Цифровой функциональный преобразователь | 1981 |
|
SU1008735A1 |
Квадратор | 1986 |
|
SU1405053A1 |
Изобретение относится к области цифровой вычислительной техники и может быть использовано при построении специализированных вычислителей, информационно-измерительных систем, цифровых фильтров и гибридных функциональных преобразователей.
Известен цифровой функциональный преобразователь, построенный на основе использования табличного преобразования, содержащий накопитель постоянного запоминающего устройства, в котором записана требуемая функциональная зависимость 1,
Несмотря на предельное алстродействие такого преобразователя, его недостатком является значительный объеЫ необходимой памяти.
Ьтиболее близким техническим решением к данному является преобразователь, содержащий п-раз рядные сумматор и регистр, входы которого являютсявходом преобразователя, а его ft выходов подключены к соответствующим первым входам сумматора., выход которого является выходом преобразователя, а также згшоминающее устройство, к адресным входам которого подключены (г-2) выхода старших разря-г дов регистра, а (п-3)информационных
выхода запоминаимцего устройства подключены к (и-3) вторым входам младших разрядов сумматора 2.
с Недостатком преобразователя является необходимость использования сравнительно большого объема памяти. Цель изобретения - упрсяцение преобразователя за счет уменьшения марного объема блоков памяти.
Поставленная цель достигается тем, что преобразователь, содержащий регистр, сумматор и первый блок памяти, выхода регистра соединены с первыми входами соответствующих разрядов сумматора, вторые входы п-3 (где п- разрядность регистра и сумматора) младших разрядов которого соединены с выходами первого блока памяти, содержит коммутатор и второй
20 блок памяти, причем информационные входы коммутатора соединены с п-3 выходами старших, начиная с второго, разрядов регистра, выходы коммутатора соединены с входами первого
25 блока памяти, управляющий вход коммутатора соединен с выходом старшего разряда регистра и управляющим входом второго блока памяти, входы которого соединены с п-5 выходами
30 старших, начиная с второго, разрядов регистра, выходы второго блока памяти соединены с третьими входами п-б младших разрядов сумматора. На фиг. 1 представлена блок-схема устройства; на фиг, 2 - график аппроксимирующей функции. Преобразователь содержит регистр 1, сумматор 2, коммутатор 3, блоки и 5 памяти. j Работа устройства основана на ку сочно-линейной аппроксимации логарифминеской функции У бос (1+Х) , Xetp,l) с использованием, таблиц кор ректирующих функций. График исходной и аппроксимирующих функций пока зан на фиг. 2 , откуда видно,что вход-., ной код X содержит часть информации о выходной величине У и может испол зоваться как грубое приближение исходной функции, причем Л У Если ввести искусственную симметрию для функции лУт(X) относительно оси Х-1/2, то получим функцию Ч (X) . Как видим, функция Ч(X)(фиг. 26) однозначна на сегменте ,1/2). Для не также справедливо неравенство ( 2, поэтому объем памяти для хранения ее значений вдвое меньше, чем для функции дУ-, (X) в известном преобразователе. Значения f{X) рассчитываются заранее и заносятся в первый, блок 4 памяти. Для получения точного логарифмического преобразов ния на сегменте ,1/2)- необходим дополнительно запоминать значения функции ДУэ. (Х)л У-1 (Х)-Ч(Х) , причем значения функции ДУ гпо|Я 2 Ь записываются во второй блок памяти. Уравнение преобразования запишется в виде: сегмент ,1/2); У(Х) (Х)+ + 4У2(Х), сегмент XeCl/2,1); У(Х) Х -Ч{1-Х Вторая корректирующая функция лУа(X) на втором сегменте не используется, а в качестве аргумента для функции Ч (Х) берется его дополнение до единицы, т.е. его обратный код. Таким образом, работа коммутатора 3 заключается в том, что для значений Хе 0,1/2) он пропускает значения X без изменения, а для сегмента Хе 1/2,1) значения аргумента X инвер±ируются. Управление коммутатором 3, /очевидно, осуществляется старшим кода аргумента X. На практике коммутатор легко -реализуется на элементах СЛОЖЕНИЕ ПО МОДУЛЮ ДВА (например, интегральных микросхемах К155ЛП5), При Этом первые входы этих микросхем подключаются к выходам регистра, а вторые входы объединяются и используются для управления режимо передачи. Возможны также и другие реализации коммутатора.,( Время Преобразования данного преобразователя находитс я в пределах (2-3)tet,,5, , где . время выборки из блока памяти, которое определяе,тся только типом используемых элементов и может быть очень малым. Объем используемой памяти уменьшен по сравнению с прототип.ом примерно в 1,8 раза. Преимуществом данного преобразователя является полностью комбинационный принцип его работы, что исключает необходимость использования схем синхронизации (кроме приема входного кода аргумента)и управления. Предложенный преобразователь позволяет эффективно вычислять двоичные логарифлфл нормализированных чисел, что может быть использовано при построении различного рода устройств реального времени и повышения производительности микропроцессорных систем. Формула изобретения , Логарифмический преобразователь, содержащий регистр, умматор и первый блок памяти,выходы регистра соединены .с первыми входами соответствующих разрядов сумматора,вторые входып -3(где п - разрядность регистра и сумматора) младших разрядов которого соединены с выходами первого блока памяти, о тличающийся тем, что, с целью упрощения преобразователя за счет сокращения суммарного объема блоков памяти, он содержиткоммутатор и второй блок памяти, причем информационные входы коммутатора соединены с п-3 выходами старших, начиная с второго, разрядов регистра, выходы коммутатора соединены с входами первого блока памяти, управляющий вход KoiviMyTaTopa соединен с выходом старшего разряда регистра и управляющим входом второго блока памяти, входы которого соединены с п-5 выходами старших, начиная с второго, разрядов регистра, выходы второго блока памяти соединены с третьими входами п-6 младших разрядов сумматораИсточники информации, принятые во внимание при экспертизе 1.Электронные цифровые вычислительные машины. Под ред. К.Г. Самофалова. К., Вища школа , 1976, с. 247-248. 2.Авторское свидетельство СССР по заявке Н 2855614/18-24, кл. G 06 F 7/557,(прототип).
1J (
0ut.2
Авторы
Даты
1982-09-15—Публикация
1981-01-15—Подача