Устройство для управления памятью микрокоманд Советский патент 1982 года по МПК G06F13/06 

Изобретение относится к цифровой вычислительной технике и может быть использовано в блоках памяти микрокоманд.

Известно устройство для управления памятью микрокоманд, входящее в состав процессора и содержащее триггеры условия, рас1иирения вет вления и переполнения, регистры адреса микрокоманды, операндов, общего и специального назначения 1.

Это устройство может работать с переменной системой команд и обладает возможностью эмуляции, однако ему свойственна большая избыточность.

Наиболее близким техническим решением по своей сущности к предлагаемому является устройство для управления памятью микрокоманд, имеющее в своем составе блок памяти с k адресними входами, выход которого подключен к регистру микрокоманд, каждый из k разрядов которого подключен к первым входам первых k элементов И, вторые входы которых соединены с (k+ 1) выходом регистра микрокоманд, регистр признаков переходов и регисТ1э кода операции, выходы j разрядов которого подключены j первым входам вторых j элементов И, вторые входы

которых соединены с (k 7) выходом регистра микрокоманд Г2.

Недостатком известного устройства является его малое быстродействие, так как, во-первых, при ветвлении микропрогра1имы по признакам не всегда обеспечивается прямой доступ к требуемой ячейке памяти микрокоманд, и, во-вторых, функциональная

10 сложность комбинационной части блока определения следующего адреса определяет его большее время срабатывания.

.Цель изобретения - повыишние быст15родействия устройства.

Поставленная цель достигается тем, что в устройство для управления памятью микрокоманд, содержащее регистр микрокоманд, первую группу

20 элементов И, регистр признаков переходов i регистр кода операции и вторук группу элементов И, причем первый вход каждого dl -го элемента И второй группы ( oL 1, . .. j) подклю25чен к соответствующему выходу регистра кода операции, вторые входы всех элементов И второй группы объединены и подключены к (k+2)-My управляющему выходу первой группы управ.кя30ющих выходов регистра .микрокоманд. первый вход каждого f -го элеяенга И первой группы ((Ь 1, ..., k) подключен к соответствующему управляющему выходу первой группы управляюгшх выходов регистра микрокоманд, вторые входы всех элементов И первой группы объединены и подключены к (k+1)-My управляющему выходу первой группы управляющих выходов ре- гистра микрокоманд, группа информационных входов которого соединена с группой информационных выходов устройства, тактовый вход регистра микрокоманд соединен с тактовым i входом устройства, вход регистра кода операции соединен с входом кода операции устройства, вход регистра признаков переходов соединен с входом признаков переходов устройства, вторая груйпа управляющих выходов регистра микрокоманд соединена с группой управляющих выходов устройства, введены группа элементов ИИЛИ и группа элементов ИЛИ, выход каждого -у -Г.О элемента ИЛИ группы (. 1, .. ., k) подключен к соответствующе2 адресному входу группы адресных входов устройства, первый вход каждого элемента ИЛИ группы подключен к выходу соответствующего элемента И первой группы, второй вхо каждого .элемента ИЛИ группы соединен .с выходом соответствующегоэлемента И второй группы,, выход каждого сЛ-го элемента И-ИЛИ группы СсЛ 1, ..,,1} соединен с третьими входами соответствующих:: элементов ИЛИ группы, причем число элементов И/ ИЛИ, И-ИЛИ в группах находится в соотношении i j k, первые входы элементов И каждого элемента И-ИЛИ группы подключены к соответствующим выходам регистра признаков переходов, а вторые входы элементов И каждого элемен та И-ИЛИ группы подключены к соответ ствующим управляющим выходам первой группы управляю1т1их выходов регистра микрокоманд. На чертеже представлена схема ус ройства. ° 1 памят РУ элементов И.З, вторую группу элемен тов И 4, группу элементов И-ИЛИ 5, группу элементов ИЛИ,6, регистр 7 ,Г„ГГГ ™ --f« Кинаков ергСа ™ Устройство работает следующим об разом., Каждой команде, состоящей из код операции и кода признаков, соответс вует определенная последовательност микрокоманд, т.е. микропрограмма, хранимая в блоке 1 памяти микрокоманд. Начальный адрес этой микропро граммы определяется кодом операции ыполняемой команды, которая хранитя на регистре 7 кода операции. Этот начальный адрес снимается регистра 7 кода операции и через торую группу элементов И 4, группу лементов ИЛИ б поступает на вход лока 1 памяти, вьоход которого подоединен к входу регистра 2 микрооманд (МК) и записывается в него инхроимпульсом по входу 9. С группы управляющих выходов 8 микрокоманда подается на исполнительные устройства и управляет их работой. После выполнения каждой МК устройство переходит к выполнению следующей . Адрес каждой МК зависит от содержимого регистра 2 МК, который определяет, какие из регистров подаются на вход группы элементов ИЛИ 6 адресной сборки памяти. При равенстве единице k+ 1 разряда МК на вход адресной сборки памяти подаются первые И разрядов МК. При равенстве единице k+2 разряда МК на вход адресной сборки подается содержимое регистра 7 кода операции. При равенстве единице одного из разрядов МК -от k-t-3 до 1 на вход адресной сборки подается соответствующий разряд регистра 10 признаков. При этом они могут заменять от .одного до i разрядов адреса МК. Предлагаемое устройство управления памятью микрокоманд может работать в следующих режимах: естественной адресации; ветвления по отдельным признакам; ветвления по группе признаков-; вькода на-код операции; повторного выхода на код операции. При естественной адресации, адрес, следующий МК, в явном виде записан в предыдущей. Это не означает, что он формируется по какому-то закону, например, добавлением единицы к адресу предыддущих МК, в то же время это не означает, что он выбирается из какого-то ограниченного поля памяти; он может быть произвольным и задается первыми k разрядами МК.Для ; осуществления режима естественной адресации необходимо, чтобы k+1 разj.jj принял значение, равное едиг t-, нице, а остальные управляющие разря,ды, т.е. разряды с k+2 до 1 значение, йГГ„. Йзря2Гк, «- пР-ра.„ро,а„„„. п™ помощи режима естественной адресации задаются адреса большинства МК, т.е. это наиболее часто встречающийся режим. При работе в peжva e ветвления по отдельным признакам младгчий разряд следующей ЫК определяется выбранным признаком из регистра 10 признаков, снимаемым при псмощи единицы в одном и.з f управляющих разрядов, поданаемым на вторые входы элементов И первого элемента И-ИЛИ 5 группы. Остальные разряды адреса следующей МК задаются при помощи k разря дов предыдущей МК, как и при работе в режиме естественной адресации,. При этом первый разряд МК должен быть равен нулю, для того чтобы он не маскировал собой обрабатываю11ий признак, k+1 разряд равен единице, а остальные управляющие разряды, т,е, разряды с k+2 до 1 должны быть равны нулю, кром одного из них, который и определяет обрабатываемый признак. При этом адреса ветвей, на которые выходит микропрограмма, могут находиться в любом месте памяти без каких-либо ограничений, что решает проблему равномерного и полного заполнения блока 1 пам ги, т,е, емкость памяти используется полност Ветвление по группе признаков позволяет с одной микрокоманды.выхо дить сразу на несколько ветвей микр программ, что значительно ускоряет процесс вычислений, так как позволяет обрабатывать сразу несколько признаков при помощи всего одной МК При отсутствии такого режима пришло бы обрабатывать каждый признак в от дельности, что привело бы к потерям времени и удлинению микропрограмм. Обработка нескольких признаков необ ходима при выполнении многих задач, в частности, задачи выработки адрес операнда при обращении к оперативно запоминающему устройству. Обычно адрес операнда вычисляется как сум.ма адресного смещения, задаваемого в команде и содержимого одного или нескольких индексных регистров. Широкое внедрение индексных регистров в современных вычислительных машина требует задание их номеров в команд при помощи кода дополнительных приз наков, В предлагаемом устройстве выход на микропрограмму обработки требуемого индексного регистра из некоторого их числа осуществляется в один прием, что резко повышает скорость вычислений, т,е, в конечном счете быстродействие всей вычисли тельной мамины, в которой применяет ся предлагаемое устройство. Большая гибкость вышеуказанного режима позволяет применять его в различных устройствах и решать мно гообразные задачи без изменения схемы. Например, данный режим оказывается весьма эффективным при выполнении команд типа условного перехода, в которых обычно кроме кода операции используется большое поле дополнительных признаков, определя-. ющих тип условного перехода. Режим ветвления по группе признаков осуществляется подачей соответствующих признаков на вход адре-са памяти микрокоманд в качестве адресных разрядов. Признаки поступают : на вход блока 1 памяти через элементы И-ИЛИ 5, при появлении единиц в соответствующих управляющих разр5щах от k+2 до 1 микрокоманды. При этом поле кода признаков может быть переменным от iразрядов до одного. Остальные разряды адреса блока 1 памяти микрокоманд, при этом можио задавать произвольно, при помощи первых k разрядов микрокоманды, причем k+1 разряд МК должен быть равен единице. Выбранный метод адресации, кроме увеличения быстродействия ЭВМ, значительно упрощает программирование, что в конечном итоге ускоряет разработку, а значит и удешевляет ее, Режим выхода на код операции служит ,для выхода на микропрограммы обработки команд и не требует особых пояснений. Необходимо только указать, что в этом случае первые j разрядов адреса равны коду операции команды, а остальные.нулю, В режиме повторного выхода на код операции разряды адреса микрокоманды, начиная с j+1 ло k,определяются соответствующими разрядами микро;команды. Данный режим необходим для перехода от частей микропрограмм общих для нескольких команд к частям индивидуальным для каждой команды. Использование предлагаемого устройства управления памятью микрокоманд позволяет повысить быстродействие вычислительной машины на 30-40%, Формула изобретения Устройство для управления памятью микрокоманд, содержащее регистр микрокоманд, первую группу элементов И, регистр признаков переходов, регистр кода операгщи и вторую группу элементов И, причем первый вход каждого oL -го элемента И второй группы (oL 1, ,,., j) подключен к соответствующему выходу регистра кода операции, вторые входЕ всех элементов И второй группы объединены и подключены к k-b2-My управляющему выходу первой группы управляющих выходов региста микрокоманд, первый вход каждого р -го элемента И первой группы С (i 1, ,.., k) подключен к соответствующему управляющему выходу первой руппы управляюьдих выходов регистра икрокоманд, вторые входы всех элеентов И первой группы объединены подключены к (ktl)-My управляющеу выходу первой группы управляющих ыходов регистра микрокоманд, группа нформационных входов которого со