Программируемый контроллер Советский патент 1991 года по МПК G05B19/08 

(/

If- |U.

Изобретение относится к автоматике и вычислительной технике и может быть использовано о АСУ ТП (для управления динамическими процессами). Целью изобретения является повышение быстродействия и уменьшения объема оборудоиа- ния программируемого контроллера. Сущность изобретения заключается в высокой гибкости адресации микрокоманд путем обеспечения ветвлений как по знамениям логических условий, проверяемым после вы полнения текущей микрокоманды, так и по их булевым производным (значениям, сформированным при выполнении предыдущих микрокоманд). 4 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в АСУ ТП (для управления динамическими процессами).

Целью изобретения является повышение быстродействия и уменьшения объема оборудования программируемого контроллера путем обеспечения высокой гибкости адресации микрокоманд за счет обеспечения ветвлений как по значениям логических условий, проверяемым после выполнения текущей микрокоманды, так и по их булевым производным (значениям, сформированным при выполнении предыдущих микрокоманд).

На фиг. 1 приведена функциональная схема предлагаемого программируемого контроллера; на фиг. 2 - фрагмент микропрограммы; на фиг. 3 - фрагменты микропрограммы, реализуемые микрокомандами ветвления в предлагаемом программируемом контроллере; на фиг. 4 - временная диаграмма работы контроллера.

Программируемый контроллер (фиг. 1) содержит блок 1 памяти с выходами 2 микроопераций, выходами 3 кода адреса, выходами 4 кода условий, выходом 5 метки, регистр 6 адреса, регистр 7 микрокоманд, регистр 8 условий, триггер 9 пуска, генератор 10, коммутатор 11, первый мультиплексор 12 логических условий, второй мультиплексор 13 логических условий, блок 14 элементов И одновибратор 15, вход 16 кода операции, выходы 17.1-17.(N-1) датчиков объекта управления (входы логических условий, вход 18 пуска, выходы 19 микроопераций, выход 20 Конец команды, выход 21 Конец работы первый выход 22 модифицируемой части адреса, второй оыход 23 модифицируемой части адреса, первый вход 24 модифицированной части адреса, второй вход 25 модифицированной части

О hO N

N

о

адреса, первый и второй выходы 26 и 27 генератора 10.

Программируемый контроллер работает следующим образом.

В исходном состоянии триггер 9, регистр 7 (за исключением триггера сигнала Конец команды), регистре обнулены (цепи установки исходного состояния на схеме (фиг. 1) не показаны).

Программируемый контроллер формирует микрокоманды ветвления первого типа (содержимое поля метки равно нулю) и второго типа (содержимое поля метки равно единице) и функционирует следующим образом. По сигналу пуска контроллера, поступающему на вход 18, триггер 9 устанавливается в единичное состояние и включает генератор 10. По заднему фронту импульса с выхода 36 генератора 10 в регистр 6 записывается код операции (адрес первой микрокоманды микропрограммы). По этому адресу из блока 1 памяти считывается первая микрокоманда микропрограммы. По заднему фронту импульса с выхода 27 генератора 10 в регистр 7 записывается операционная часть микрокоманды, а в регистр 8 значения логических условий, вырабатываемые датчиками объекта управления и выдаваемые на входы 17.1-17.(N-1) устройства. При этом сигнал Конец команды на выходе 20 регистра 7 исчезает, а на объект управления через выходы 19 поступают сигналы микроопераций, В процессе выполнения микрокоманды значения логических условий на выходах 17.1-17-(М-1) датчиков объекта управления изменяются. После вы- поления текущей микрокоманды на информационный вход регистра 6 поступает адрес очередной микрокоманды. Если выполняемая микрокоманда является линейной (на выходе 4 блока 1 памяти присутствует нулевой код) то значение Аил определяется содержимым поля адреса текущей микрокоманды. При этом значения старшего и младшего разрядов модифицируемой части адреса с выходов 22 и 23 блока 1 памяти проходят соответственно через мультиплексоры 12 и 13 на входы 24 и 25 модифицированной части адреса.

Если выполняется микрокоманда ветвления первого типа, то сигнал на выходе 5 блока 1 памяти отсутствует. Адрес AI+I в этом случае формируется следующим образом. Немодифицируемая часть адреса с выхода 3 блока 1 памяти через коммутатор 11 поступает на информационные входы регистра 6. Модифицируемая часть адреса с выходов 22 и 23 поступает на мультиплексоры 12 и 13 соответственно. Сигнал с выхода 23 (значение младшего разряда модифицированной части адреса) проходит через мультиплексор 13 на вход 25.

Значение старшего разряда модифицированной части адреса определяется значением проверяемого логического условия х |, задаваемого кодом на выходе 4 блока 1 памяти. Значение выбранного логического условия через мультиплексор 12 поступает на вход 24 старшего разряда модифициро0 ванной части адреса очередной микрокоманды.

Если выполняется микрокоманда ветвления второго типа, то на выходе 5 блока 1 присутствует единичное значение метки.

5 Немодифицированная часть адреса и значение старшего разряда модифицированной части адреса в этом случае определяются аналогично определению их значений при выполнении микрокоманды ветвления пер0 вого типа. Значение младшего разряда модифицированной части адреса очередной микрокоманды определяется значением проверяемого логического условия, выработанным при выполнении предыдущей мик5 рокоманды и хранящимся в регистре 8. Код проверяемого условия с выхода 4 блока 1 памяти поступает через блок 14 элементов И на адресный вход мультиплексора 13. При этом мультиплексор 13 передает значение

0 х м с соответствующего выхода 8j (, ft-1) регистра 8 на вход 25 модифицированной части адреса.

По заднему фронту очередного импульса с выхода 26 генератора 10 в регистр 6

5 записывается код AM. Далее контроллер функционирует аналогично описанному алгоритму.

При появлении на выходе 21 регистра 7 сигнала Конец работы заканчивается ра0 бота контроллера, очередным импульсом с выхода 26 генератора 10 триггер 9 и регистры 7 (за исключением триггера сигнала Конец команды) и 8 обнуляются, генератора 10 выключается.

5На фиг. 2 приведен фрагмент микропрограммы, при реализации которого требуется проверка условия до выполнения 1-й микрокоманды (MK-i) и после ее выполнения. На фиг. 3 приведены фрагменты мик0 ропрограммы ветвления первого типа (фиг. За) и второго типа (фиг. 36). Временная диаграмма работы программируемого контроллера при выполнении первой, второй и последней микрокоманд (МК-1; МК-2; МК5 К) микропрограммы приведены на фиг. 4. Формула изобретения Программируемый контроллер, содержащий блок памяти микрокоманд, регистр адреса, регистр микрокоманд, регистр логических условий, коммутатор, первый и второй мультиплексоры логических условии, триггер пуска, генератор тяктовых импуль- соп, причем коды операций контроллера со- единены с перпой (руппой коммутатора, пыход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с блока памяти микрокоманд, выход опирзци- онной части адреса микрокоманду блока памяти микрокоманд соединен с информационным входом регистра микрокоманд, выход регистра микрокоманд является выходами микрооперацгй устройств, выход Конец команды регистра микрокоманд со- единен с упрчпляюи чм коммутатт- ра, вход контр сседнчен о S-оходом григге| пыход которого соединен с входом генератора тактовых чм- пульсоо, первый пыход которого соединен с пхсдом синхронизации регистра адреса, второй выход генератора тлкюаыч мпупь- сов соединен с входом синхронизации регистра микрооперации, выход кода логических условий блока памяти микроко- манд соединен с информационным BVOMOM первого мультиплексора логически/ усло- вий, входы логический успгчэий контроллера соединены с группой информационных i ходов первого мультиплексора логических ус- ловий, выход регистра логиюских условий соединен с информационным пходом второго мультиплексора лигических условий, выходы немодифицируемой части адреса блока памяти соединены с второй группой информационных вводов коммутатора, о т- л и ч а ю щ и и с i тем, что, с повышения быстродействия и уменьшения объема оборудования, устройстпо содержит блок мо-типпв И, оановибрагор, пыход метки С. памяти соединен с управляющим вхо- догт Гюка этгментов И, выход которого со- един и с информационным входои второго мультиплексора логических условий, информационные входи блока элементов U соединены с поля кода условий блока пам ии мк;-ткоманд, сыход Конец рабо- ы регистра микрокоманды соединен с первым нходт1 однпвибратора, второй вход юто /эго соединен с первым выходом генератора тактовых импульсов, пыход одновиб- ppiopa соединен соответственно с , регистра логических условий, триггера и регистра микрокоманд, второй вход грнерагора тактовых импульсов соединен с входом синхронизации регистра логи- условий, 1нформацнопные входы которого соединены с входами логических условий кот роллора, выходы первого и ито- рсго мультиплексоров логических условий соединен i соответственно с входами моди- (I ицировэнпой части адреса перзого входа кпппуггпора

| fr.

Hem

MK-i I Yj40I Xj I

ЛЫ

Л7

0-0

04 L1-0

Фиг. 2

Hem

У;4Ф Xt 1 MK-L

5 Фиг. }

Af/f- H

I Yi M Иет &°

14

4 5

4 5

Xi

y

7

5 Фиг. }

ФигМ