Устройство связи для вычислительной системы Советский патент 1982 года по МПК G06F3/04 

(5+) УСТРОЙСТВО связи для ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть использовано при проектировании ЭВМ и муль типроцессорных вычислительных систем Известны устройства связи для вычислительной системы, содержащие блок синхронизации и группу каналов, каждый из которых включает приемный и передающий регистры, элемент ИЛИ, управляющий регистр, регистр адреса, распределитель импульсов, узел синхронизации, Йлок сравнения, буферный регистр и узел коммутации управляющих сигналов l . , Недостаток этих устройств состоит в низком быстродействии. Наиболее близким к изобретению по технической сущности является уст ройство .связи для вычислительной системы, содержащее блок синхронизации и М блоков сопряжения, каждый из которых включает приемный и передающий регистры, распределитель импульсов. управляющий регистр, узец коммутации управляющих сигналов,схему сравнения, узел синхронизации, первый, второй и третий буферные регистры, элементы ИЛИ, регистр адреса, регистр сосостояния и коммутатор информации, причем, выход передающего регистра , К-го блока сопряжения (К 1, М) соединен с информационным входом приемного регистра (к + 1)-го блока сопряжения, выход передающего регистра М-го блока сопряжения соединен с информационным входом приемного регистра первого блока српряжения, а в каждом блоке сопряжения выход приемного регистра подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом первого буферного регистра, а выход - с информационным входом передающего регистра, выход которого подключен к первому входу . схемы сравнения, первый управляющий вход - к первому выходу блока синхро. низации, а второй управляющий вход39к первому выходу узла коммутации управляющих сигналов, второй выход которого связан с управляющим входом первого буферного .регистра, первый и второй входы - соответственно с выхо дом распределителя импульсов и узла синхронизации, а первый и второй входы-выходы - соответственно с выходами-входами схемы сравнения и управляющего регистра, выход регистра адреса соединен с вторым входом схем сравнения и первым информационным входом первого буферного регистра, вход распределителя импульсов подклю чен к управляющему входу приемного регистра и второму выходу блока синхронизации , груп,пы информационных и управляющих входов коммутатора инфор мации являются соответственно группа ми информационных и управляющих входов устройства, а первый и второй управляющие выходы коммутатора информации соединены соответственно с первым управляющим входом узла синхронизации и входом регистра состояния, вход-выход которого подключен к выход-входу узла коммутации управ- ляющих сигналов, седьмой выход которого связан с входом коммутатора информации, первым и вторым информационными входами подключенного сЬотве ственно к выходу из первой группы инфор мационных выходов устройства и второму информационйому входу пер во гобуферно го регистра , третий выход узла коммута ции управг яющих сигналов является выходом из второй группы управляющих выходов устройства, четвертый и пятый выход подключены соответственно к управляющим входам второго и третьего буферных регистров, информационные входы которых соединены с выходом передающего регистра, а выходы соответственно с вторым входом элемента ИЛИ и с выходом из второй груп пы информационных выходов устройства второй управляющий вход узла синхронцзации соединен с входом управляюще го регистра и первым управляющим входом передающего регистра, а трети управляющий вход - с шестым выходом узла коммутации управляющих сигналов Недостаток этого устройства состоит в снижении быстродействия по мере увеличения числа подключаемых модулей, в результате чего увеличи.вается время обмена сообщениями меж ду модулями. Целью изобретения является повышение быстродействия устройства. Поставленная цель достигается тем, что в устройство связи для вычислительной системы, содержащее блок формирования тактовых импульсов и первую группу каналов обмена, причем п-ый канал обмена первой группы (п 1, N) содержит первые приемный и передающий .регистры, первый элемент ИЛИ, блок-сравнения, регистр адреса, управляющий регистр, блок коммутации управляющих сигналов и три буферных регистра, управляющие входы которых соединены соответственно с первым, вторым и третьим выходами блока коммутации управляющих сигналов, четвертым и пятым выходами соединенного соответственно с первым управляющим входом первого передающего регистра и первым входом управляющего регистра, второй вход которого соединен с первым входом блока коммутации управляющих сигналов, управляющим входом первого приемного регистра и первым выходом блока формирования тактовых импульсов, второй выход которого соединен с вторым управляющим входом первого передающего регистра и третьим входом управляющего регистра, выход которого подключен к второму входу блока коммутации управляющих сигналов, второй и третий выходы и второй вход которого являются п-ым управляющим выходом первой группы устройства, четвертый вход управляющего регистра и.третий вход блока коммутации управляющих сигналов являются п-ым управляющим входом первой группы устройства, четвертый вход блока коммутации управляющих сигналов подключен к выходу блока сравнения, первым входом подключенного к выходу регистра адреса и первому информационному входу первого буферного регистра, второй информационный вход которого связан сП|-ым информационным входом первой группы устройства, выходы второго и третьего буферных регистров являются п-ым информационным выходом первой группы устройства, информационный вход второго буферного регистра связан с вторым входом блока сравнения, первым входом первого элемента ИЛИ и выходом первого приемного регистра, информационный вход которого подключен к выходу первого передающего регистра (n-l)-ro канала обмена первой группы, информационный вход первого передающего регистра соединен с выходом первого элемента ИЛИ, выход первого передающего регистра N-ro канала обмена первой группы соединен с информационным входом первого приемного регистра первого канала обмена первой группы, введены М-1 группа каналов обмена по N каналов в каждой группе, а в каждый кана обмена введены вторые приемный и передающий регистры, второй элемент ИЛИ, четвёртый и пятый буферные регистры, первмй и второй элементы И, блок выбора магистрали и регистр при знака передачи, причем в п-ом канале обмена т-ой группы (т 1, М) первый и второй входы регистра признака передачи соединены соответственно с пероым и третьим входами управляющего регистра, а третий вход - с выходом блока выбора магистрали,, управля ющий вход которого связан с шестым выходом блока коммутации управляющих сигналов, пятым входом соединенного с выходом регистра признака передачи, а седьмым и восьмым выходами соответственно с управлякяцими входам первого и второго элементов И, инфор мационные входы которых подключены к информационному выходу первого буферного регистра и первому информаци онному входу блока выбора магистрали вторым информационным входом связанного с информационным выходом регистра адреса, информационные выходы первого и второго элементов И соединены соответственно с вторым входом первого элемемента ИЛИ и первым входом второго-элемента ИЛИ, третий зход первого элемента ИЛИ и второй вход второго элемента ИЛИ соединены соответственно с выходамичетвертого И пятого буферных регистров, первые и вторые управляющие входы которых подключены соответственно к девятому двенадцатому выходам блока коммутации управляющих сигналов, тринадцатый выход которого соединен с первым управляющим входом второго передающего регистра, вторым управляющим входом связанного с вторым управляющим входом первого передающего регистра, а выходом - с информационным входом второго приемного регистра п-го канала обмена (т+1)-ой группы, информационный вход второго приемноГО регистра п-го канала обмена гп-ой группы подключен к выходу второго передающего регистра п-го канала обмена (т-1)-ой группы, информационный вход второго приемного регистра п-го канала обмена первой группы соединен с выходом второго передающего регистра п-го канала обмена М-ой . группы, в каждом канале обмена управляющий вход второго приемного регистра соединен с управляющим входом первого приемного регистра, выход которого подключен к информационному входу пятого буферного регистра, выход второго элемента ИЛИ связан с информационным входом второго передающего регистра, а третий вход - с выходом второго приемного регистра, информационными входами третьего и четвертого буферных регистров и третьим входом блока сравнения, второй информационный вход первого буферного регистра, выходы второго и третьего буферных регистров, второй вход и второй и третий выходы блока коммутации управляющих сигналов, третий вход блока коммутации управляющих сигналов и. четвертый вход управляющего регистра п-го канала т-ой группы являются соответственно п-ми информационными входом и выходом, п-ми управляющими выходом и входом т-ой группы устройства. Кроме того, блок выбора магистрали содержит две группы элементов сложения по модулю два, два элемен- та ИЛИ, два элемента НЕ и три элемента И, причем выходы элементов И подключены к выходу блока, а первые входы - к управляющему входу блока, первый и второй информационные входы которого связаны соответственно с первыми и вторыми входами первой и второй групп элементов сложения по модую два, выходы которых подключены соответственно к группам входов первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с вторыми входами первого и второго элементов И и через первый элемент НЕ.- с вторым входом третьего элемента И, третий вход которого соединен с третьим входом первого элемента И и выходом второго элемента ИЛИ и через второй элемент НЕ с третьим входом второго элемента И. На фиг. 1 представлен а структура вычислительной системы; на фиг. 2 -: блок-схема канала обмена, на фиг.З и k - функциональные схемы блока коммутации управляющих сигналов и блока выбора магистрали. Вычислительная система состоит (фиг. 1) из каналов 1 обмена, модулей 2 вычислительной системы и блок 3 формирования тактовых импульсов. Каналы 1 обмена организованы в матр цы из М строк и N столбцов и обозна чены через 1. m п, где m - номер строки (группы), а п - номер столбц (канала в группе), причем ,N, ,M. Каждый канал 1 обмена содержит (фиг. 2) первый передающий регистр k, второй приемный регистр 5, четвертый буферный регистр 6, блок::7 сравнения, пятый буферный регистр В, регистр 9 адреса, управляющий регистр 10, блок 11 коммутации упра ляющих сигналов, второй элемент ИЛИ 12, блок 13 выбора магистрали,. регистр 14 признака передачи, элементы И 15 и 16, второй передающий регистр 17, первый, второй и третий буферные регистры 18-20, первый при . емный регистр 21 и первый элемент ИЛИ 22. Блок 7 сравнения содержит два уз

ла сравнения, в первом узле сравнения блока 7 происходит сравнение разрядов поля адреса получателя и инвертирование разряда поля СвободноУ /Занято формата сообщения, принято го в первйй приемный регистр 21 (в поПе адреса старшие разряды предста ляют номер группы (строки) в двоичном представлении, а младшие разряды - номер канала обмена (столбца) в группе (строке) в двоичном представлении), соответственно с разряда ми адреса данного канала обмена, хранящегося в регистре 9 адреса. На выходе первого узла сравнения блока 7 формируются сигналы Чужой 1.1 1,.2 (Чж. 1.1 - Св. 1.2) , Свой 1. V - Свой 1.2 (Св. 1.1 Св. 1.2), Свободно 1 (Св. 1). Во втором узле, сравнения блока 7 происходит аналогичное сравнение поля адреса получателя и инвертирование разряда поля СвободНо / Занято фор мата сообщения, принятого во второй приемный pefMCtp 5, с адресом данного канала обмена, хранящегося в регистре 9 адреса. На выходе второго узла сравнения блока 7 формируютс .сигналы Свой 2.1 - Чужой 2.2

l.m.rj.

Й

f

и

J S

/

Л

4-

czi i

f.m.)

Ш

//

jKS

Сш

/J

L.Jl.

1Ls

Z.fn.fj

/jfV

A

J I /Y/ ///y|

%.f

лг