Канал обмена Советский патент 1988 года по МПК G06F13/12 

4

сд

Изобретение относится к вычислительной технике и может быть использовано при построении сетей ЭВМ и мультипроцессорных систем обработки информации.

Целью изобретения является повышение пропускной способности канала за счет исключения циркуляции не удаленных из магистрали сообщений.

На фиг. 1 приведена функциональная схема канала обмена; на фиг. 2 - то же, бпока коммутации; на фиг. 3 - пример реализации буферного запоминающего устройства.

Канал обмена содержит первый 1, второй 2 и третий 3 коммутаторы, регистр 4 состояния, второй передающий регистр 5, буферный регистр 6, первый передающий регистр 7, блок 8 коммутации, буферное запоминающее устройство 9 (БЗУ), приемный регистр 10, схему 11 сравнения, регистр 12 адреса, генератор 13 тактовых импульсов, к каналу подключен модуль 14 вычислительной системы.

Блок 8 коммутации содержит элементы И15...17, элементы И-НЕ .18...20, элемент ИЛИ-НЕ 21, элемент ИЛИ 22„

Буферное запоминающее устройство 9

содержит элемент И 23, первый счетчик

24, первый дешифратор 25, второй счетчик 26, второй дешифратор 27, запоминающие элементы 28,

Канал работает следующим образом.

В состав вычислительной системы

входят М каналов обмена, связанных между собой по магистрали последова- тельно.

Формат соотщения, передаваемого между каналами обмена, содержит следующие поля: адрес получателя; адрес отправителя; данные.

В исходном состоянии все триггеры регистров 4 состояния находятся в состоянии Свободен. По пуску устройства генератор 13 тактовых импуль сов начинает вырабатывать тактовые импульсы, под управлением которых между каналами обмена лачинает циркулировать последовательность информационных сообщений.По каждому тактовому импульсу сообщение с выхода (К-1)- го канала обмена передается в один из приемников информации К-го канала об- ч мена (в приемный регистр 10.К либо в БЗУ 9.К). До поступления тактового импульса поле адреса получателя сообщения (Сравнивается в схеме 11.К-сравнения с адресом модуля 14.К, хранящимся в регистре 12.К адреса, в результате чего на выходе схемы 11.К сравнения появляется один из сигналов

Свой, Чужой.

Работу устройства рассмотрим на примере работы К-го канала обмена (). Карвдый канал обмена может

0 работать в четьфех режимах: Запись, Чтение, Передача, Транзит.

В режиме Запись производится прием сообщения каналом от модуля 14, Прием выполняется в два этапа: первый

5 этап заключается в приеме от модуля 14. в буферный регистр 6.и передающий регистр 5, второй - в подключении передающего регистра 5 к выходу К-го канала обмена через коммутатор 3.

0 При необходимости передать сообщение модуль 14.выставляет его (адрес Получателя, данные) на своем информационном выходе и посыпает сигнал Запрос на передачу вблок 8. Если вто5 рой триггер регистра 4 состояния находится в состоянии Свободен и есть сигнал Запрос на передачу, то блок 8 вырабатывает сигнал, разрешающий запись в буферный регистр 6 по пере0 .дающему фронту тактового импульса сообщения из модуля 14 и адреса отправителя из регистра 12 адреса, а по заднему фронту тактового импульса это сообщение переписывается в передающий регистр 5 и вырабатывается сигнал установки второго триггера регистра 4 в состояние Занят. Сиг-, нал, разрешаюш 1й запись в буферный регистр 6, посылается также в модуль 14, сообщая последнему, что Запрос удовлетворен. Получив этот сигналj модуль 14 снимает сигнал Запрос на передачу и соотщение со своего выхода.

Второй этап режима Запись выполняется при условии нахождения первого триггера регистра 4 в состоянии Свободен и второго триггера регистра 4 в состоянии Занят, В этом случае блок 8 вырабатывает сигнал, разрешающий прог хождение информации через коммутатор . 3, и снимает сигнал, устанавливающий второй триггер регистра состояния в состояние Занят. По переднему фрон-. ту тактового импульса второй триггер

регистра 4 переходит в состояние Свободен.

Возможно одновременное выполнение обоих этапов, если первый триггер ре

5

0

5

0

гистра 4 состояния находится в состоя-. НИИ Свободен , второй триггер регистра 4 в состоянии Занят, т.е. в передающем регистре 5 находится предыдущее сообщение, и есть сигнал Запрос на пере- дачу. В этом случае блок 8 вырабатывает сигнал, разрешающий запись в буферный регистр 6, сигнал установки второго триггера регистра 4 в состояние Занят и , разрешающий прохождени е сообщения из передающего регистра 5 через коммутатор 3.

В режиме Чтение производится прием сообщений, предназначенный для модуля. 14, в буферное ЗУ (БЗУ) 9. Если схема 11 сравнения-вырабатывает сигнал Свой, то по переднему фронту тактового импульса счетчик 24 осуществляет подсчет поступакицих в БЗУ 9 сообщений, в соответствии с числом которых на одном из выходов дешифратора 25 формируется потенциальный скачок-из нулевого уровня в единич- ньй, осуществляющий занесение информации с входа БЗУ 9 в выбранный запоминающий элемент 28, Запись поступающих сообщений осуществляется последовательно с 1-го по С-й запоминающие элементы 28, после.чего процесс записи повторяется.

В исходном состоянии дешифратор 27 подключает информационный выход лишь первого запоминающего элемента к информационному входу модуля 14 вычислительной системы. Модуль 14 анализирует служебный бит в поле данных и при обнаружении уровня логической единицы производит прием сообщения из первого запоминающего элемента, информируя об этом БЗУ 9 сигналом Принято. При поступлении сигнала Принято осуществляется сброс информации и отключение информационного , выхода первого запоминающего элемента, а затем подключение информационного выхода второго запоминающего элемента к информационному входу модуля 14 вычислительной системы. Таким образом. Модуль 14 вычислительной системы производит последовательный выбор информации из соответствующих запоминающих элементов 28, начиная с первого по С-й, Затем процесс чтения повторяется.

В режиме Передача осуществляется передача сообщения с входа К-го канала обмена на его выход с записью сообщения в приемный регистр 10 и пере

0

5.

0

5

5

0

5

0

5

0

дающий регистр 7 по тактовому импульсу. Два регистра необходимы для развязки записи прРедьщущего сообщения в один из регистров следующего канала; и записи сообщения входа К-го канала обмена.

Блок 8 не вырабатывает сигнал установки первого триггера регистра 4 в состояние Занят в следующих случаях: если схема 1-1 выработала сигнал если от модуля 14 поступает сигнал Отключение ; если первый и второй триггеры регистра 4 находятся в Состоянии Свободен т.е. выполняется режим Транзит.

Во всех остальных случаях блок 8 вырабатывает сигнал установки первого регистра 4 в состояние Занят. Если первый триггер регистра 4 состояния находится в состоянии Занят, то это разрешает прохождение Информации через коммутатор 2 на выход К-го канала,

В режиме Транзит осуществляется передача сообщения с входа К-го ка.на- ла на его выход в обход приемного регистра 10 и передающего регистра 7 через коммутатор 1. Если первый и второй триггеры регистра 4 состояния находятся в состоянии Свободен s то блок 8 вырабатывает сигнал, разрешающий прохождение информации ч ерез коммутатор 1, однако если .при этом схема 11 сравнения вырабатывает сигнал Свой, то происходит закрытие коммутатора 1 и выполнение режима Чтение .,

Кроме того, имеется возможность постоянного отключения модуля 14 от системы за счет постоянного открытия коммутатора 1. Такое отключение происходит по сигналу от модуля 145 Отключение, по которому первый триггер регистра 4 переходит в состояние Свободен, в зависимости от которого коммутатор 1 открыт для . прохождения сообщений с входа К-го канала обмена на его выход, а коммутаторы 2 и 3 закрыты.

Введение БЗУ в каждый канал обмена исключает циркуляцию не принятых ввиду занятости приемного регистра устройства сообщений, что, в свою очередь, исключает возможность нарушения логической последовательности принимаемых вычислителным модулем сообщений по сравнению с последовательностью их генерации источником. Введение элег мента И-НЕ 20 позволяет блокировать

5 .14

.|соммутатор 1 в режиме Чтение, Транзит, что исключает возможность :|диркуляц 1И принятых устройством со- (Ьбщений, но не удаленных из магист- ралн, вследствие чего отпадает необ- ioAHMocTb в узле запрета записи и в 1|1агистральном сигнале Запрет запи- (1:и . Выбираемая емкость БЗУ исходя из соотношения производительности нычислительного модуля, магистрали и ожидаемой интенсивности информащ он- иого потока к данному модулю, можно значительно повысить производител.ь- иость системы, а также объединять II вычислительную систему вычислительные модули с разной производительностью. о-рмула изобретения

Канал обмена, содержащий приемный IierHCTp, два передающих регистра, буферный регистр, генератор тактовых импульсов, блок коммутации, схему сравнения, три коммутатора, регистр сост оя- ьия, регистр-адреса, выход которого соединен с первым информационным входом буферного регистра и первым входом схеNbi сравнения, второй вход которой соеди ьён с информационным входом приемного регистра, с информационным входом первого коммутатора и с первым инфор- :aциoнны J входом канала, .информацион- ньй выход приемного регистра соединен с информационным входом первого передающего регистра, информационный выход которого соединен с информационным входом второго коммутатора, вход управления которого соединен с выходом признака незанятости первого триггера регистра состояния,.тактовый в|код которого соединен с выходом генератора тактовых импульсов и с так- т1овыми входами буферного регистра, njepsoro передающего регистра, прием- Hjoro регистра и второго передающего р|егистра, выход которого соединен с и нформационным входом третьего комму- , вход управления которого сое- с первым управляющим выходом б|пока коммутации-, второй и третий у|правляющие выходы которого соединены соответственно с входами установки первого и второго триггеров регистра сЬстояния, выходы признака незанятос- т|и первого и второго триггеров кото- рЬго соединены соответственно с пер- Bfc.M и вторым входами признака неза- нйтости блока коммутации, выходы п зизнака занятости первого и второго

0045 6

триггеров регистра состояния соединены соответственно с первым и вторым входами признака занятости блока коммутации, вход Свой которого соединен с выходом, признака Свой схемы сравнения, выход признака Чужой которой соединен с входом Чужой блока коммутации, выход блокировки принятых

0 сообщений которого соединен с входом управления первого коммутатора, выход Запрос Удовлетворен блока квммута- ции соединен с входом записи буферного регистра и-с выходом Запрос

5 удовлетворен канала, первый и второй управляющие входы блока коммутации являются соответственно входами Отключение и Запрос на передачу канала, выход буферного регистра со-

0 единен с информационным входом передающего регистра, второй информационный вход буферного регистра является вторым информационным входом канала, выходы коммутаторов с первого по

5 третий.соединены с первым информаци- нным выходом канала, причем блок коммутации содержит три элемента И, два элемента И-НЕ, элемент ИЛИ-НЕ и элемент ИЛИ, первый вход которого

30 соединен с выходом первого элемента И, первый вход Которого соединен с первым входом признака занятости блока коммутации и с первым входом первого элемента И-НЕ, второй вход которого соединен с вторым входом признака занятости блока коммутации, с вторым входом первого элемента И и с первым входом второго элемента И-НЕ, второй вход которого соединен с пер4Q вым входом признака незанятости блока коммутации и с первом входом второго элемента И, второй вход которого является вторым входом признака неза- нятости блока коммутации, выход вто-

g торого элемента И соединен с первым входом элемента , второй вход которого является первым управляюгцим входом блока коммутации, третий вход элемента ИЛИ-НЕ является входом

„ Свой блока коммутации, второй вход элемента ИЛИ соединен с вторым управляющим входом блока коммутации и с первым входом третьего элемента И, выход которого является выходом Запрос удовлетворен блока коммутации, второй вход третьего элемента И соединен с выходом первого элемента И-НЕ, выходы второго элемента И-НЕ, элемента ИЛИ-НЕ и элемента ИЛИ явла35

55

714

ются соответственно пер.вым, вторым и третьим управляющими выходами блока коммутации, отличающий ся тем, что, с целью повышения пропускной способности канала за счет исключения циркуляции неудаленных из магистрали сообщений, в него введено буферное запоминающее устройство, информационный вход которого соединен с первым информационным входом канала, информационный выход буферного запоминающего устройства является вторым информационным выходом канала, входы

458

тактовый, записи и Принято буферного запоминающего устройства соединены соответственно с выходом генератора тактовых импульсов, выходом признака Свой схемы сравнения и входом Принято канала, а в блок коммутации введен третий элемент И-НЕ, первый вход которого является

входом Чужой блока коммутации,

второй вход соединен с выходом второго элемента И, а вых од является выходом блокировки принятых сообщений блока коммутации.

Изобретение относится к вычислительной технике и может быть использовано при построении сетей ЭВМ и мультипроцессорных систем обработки информации. Целью изобретения является повышение пропускной способности канала за счет исключения циркуляции не удаленных из магистрали сообщений. Поставленная цель достигается путем введения в устройство буферного запоминающего устройства (БЗУ) и одного злемента И-НЕ. Введение БЗУ исключает Циркуляцию не принятых из-за занятости канала сообщений, что, в свою очередь, исключает возможность нарушения последовательности принимаемых Сооб-. щений. Введение злемента И-НЕ позволяет исключить циркуляцию принятых, но не удаленных из магистрали сообщений . 3 ил.. (Л

срие.2

срс/е.З