ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПРЕДВАРИТЕЛЬНОГО СУММАТОРА f([m]&[m,0]) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) С ПРОЦЕДУРОЙ ЛОГИЧЕСКОГО ДИФФЕРЕНЦИРОВАНИЯ d/dn ПЕРВОЙ ПРОМЕЖУТОЧНОЙ СУММЫ [S ]f(})-ИЛИ СТРУКТУРЫ АКТИВНЫХ АРГУМЕНТОВ МНОЖИМОГО [0,m]f(2) и [m,0]f(2) (ВАРИАНТЫ) Российский патент 2011 года по МПК G06F7/505 

Описание патента на изобретение RU2424549C1

Текст описания приведен в факсимильном виде.

Похожие патенты RU2424549C1

название год авторы номер документа
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) В ПОЗИЦИОННОМ ФОРМАТЕ МНОЖИМОГО [m]f(2) И МНОЖИТЕЛЯ [n]f(2) 2010
  • Петренко Лев Петрович
RU2439660C2
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ИЗБИРАТЕЛЬНОГО ЛОГИЧЕСКОГО ДИФФЕРЕНЦИРОВАНИЯ АРГУМЕНТОВ ФОРМАТА ДВОИЧНОЙ СИСТЕМЫ f(2) 2008
  • Петренко Лев Петрович
RU2373640C1
СПОСОБ ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖЕНИЯ ПОЗИЦИОННЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ МНОЖИМОГО [m]f(2) И МНОЖИТЕЛЯ [n]f(2) 2010
  • Петренко Лев Петрович
RU2437142C2
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПРЕДВАРИТЕЛЬНОГО СУММАТОРА f(Σ) УСЛОВНО "j" РАЗРЯДА ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ), РЕАЛИЗУЮЩАЯ ПРОЦЕДУРУ "ДЕШИФРИРОВАНИЯ" АРГУМЕНТОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ СО СТРУКТУРАМИ АРГУМЕНТОВ МНОЖИМОГО [m]f(2) И МНОЖИТЕЛЯ [n]f(2) В ПОЗИЦИОННОМ ФОРМАТЕ "ДОПОЛНИТЕЛЬНОГО КОДА" И ФОРМИРОВАНИЯ ПРОМЕЖУТОЧНОЙ СУММЫ [Sj]f(2) В ПОЗИЦИОННОМ ФОРМАТЕ "ДОПОЛНИТЕЛЬНОГО КОДА RU" (ВАРИАНТЫ РУССКОЙ ЛОГИКИ) 2011
  • Петренко Лев Петрович
RU2586565C2
ФУНКЦИОНАЛЬНЫЕ СТРУКТУРЫ ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫХ СКВОЗНЫХ ПЕРЕНОСОВ f(←←)и f(←←) В УСЛОВНО "i" "ЗОНЕ ФОРМИРОВАНИЯ" ДЛЯ КОРРЕКТИРОВКИ РЕЗУЛЬТИРУЮЩЕЙ ПРЕДВАРИТЕЛЬНОЙ СУММЫ ПЕРВОГО УРОВНЯ АРГУМЕНТОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) ПОЗИЦИОННОГО ФОРМАТА МНОЖИМОГО [m]f(2) И МНОЖИТЕЛЯ [n]f(2) (ВАРИАНТЫ) 2010
  • Петренко Лев Петрович
RU2431886C1
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПРЕДВАРИТЕЛЬНОГО СУММАТОРА ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) С АРГУМЕНТАМИ МНОЖИМОГО [m]f(2) И МНОЖИТЕЛЯ [n]f(2) В ПОЗИЦИОННОМ ФОРМАТЕ (ВАРИАНТЫ) 2010
  • Петренко Лев Петрович
RU2422879C1
СПОСОБ ФОРМИРОВАНИЯ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ [n]&[m]f(h) АРГУМЕНТОВ СОМНОЖИТЕЛЕЙ [m]f(2) И [n]f(2) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В ПИРАМИДАЛЬНОМ УМНОЖИТЕЛЕ f(Σ) ДЛЯ ПОСЛЕДУЮЩЕГО ЛОГИЧЕСКОГО ДЕШИФРИРОВАНИЯ f(CD↓) И ФОРМИРОВАНИЯ РЕЗУЛЬТИРУЮЩЕЙ СУММЫ В ФОРМАТЕ [S]f(2) - "ДОПОЛНИТЕЛЬНЫЙ КОД" И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ) 2011
  • Петренко Лев Петрович
RU2473955C1
ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПОСЛЕДОВАТЕЛЬНЫХ СКВОЗНЫХ ПЕРЕНОСОВ f(←←)и f(←←)УСЛОВНО "I" "ЗОНЫ ФОРМИРОВАНИЯ" ДЛЯ КОРРЕКТИРОВКИ РЕЗУЛЬТИРУЮЩЕЙ СУММЫ ПРЕДВАРИТЕЛЬНОГО СУММИРОВАНИЯ АКТИВНЫХ АРГУМЕНТОВ МНОЖИМОГО [m]f(2) ПОЗИЦИОННОГО ФОРМАТА В ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОМ УМНОЖИТЕЛЕ f(Σ) (ВАРИАНТЫ) 2010
  • Петренко Лев Петрович
RU2424550C1
СПОСОБ ФОРМИРОВАНИЯ УПОРЯДОЧЕННЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ АНАЛОГОВЫХ СИГНАЛОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ [n]&[m]f(h) АРГУМЕНТОВ СОМНОЖИТЕЛЕЙ [n]f(2) И [m]f(2) - "ДОПОЛНИТЕЛЬНЫЙ КОД" В ПИРАМИДАЛЬНОМ УМНОЖИТЕЛЕ f(↓Σ) ДЛЯ ПОСЛЕДУЮЩЕГО ЛОГИЧЕСКОГО ДЕШИФРОВАНИЯ f(CD↓) И ФОРМИРОВАНИЯ РЕЗУЛЬТИРУЮЩЕЙ СУММЫ В ФОРМАТЕ [S]f(2) - "ДОПОЛНИТЕЛЬНЫЙ КОД" И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ) 2011
  • Петренко Лев Петрович
RU2463645C1
СПОСОБ ПРЕОБРАЗОВАНИЯ [m]f(+/-)→Uf([m]) МИНИМИЗИРОВАННОЙ СТРУКТУРЫ ПОЗИЦИОННО-ЗНАКОВЫХ АРГУМЕНТОВ [m]f(+/-) ТРОИЧНОЙ СИСТЕМЫ СЧИСЛЕНИЯ f(+1,0,-1) В АРГУМЕНТ АНАЛОГОВОГО НАПРЯЖЕНИЯ Uf([m]) (ВАРИАНТ РУССКОЙ ЛОГИКИ) 2012
  • Петренко Лев Петрович
RU2501160C1

Реферат патента 2011 года ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПРЕДВАРИТЕЛЬНОГО СУММАТОРА f([m]&[m,0]) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) С ПРОЦЕДУРОЙ ЛОГИЧЕСКОГО ДИФФЕРЕНЦИРОВАНИЯ d/dn ПЕРВОЙ ПРОМЕЖУТОЧНОЙ СУММЫ [S ]f(})-ИЛИ СТРУКТУРЫ АКТИВНЫХ АРГУМЕНТОВ МНОЖИМОГО [0,m]f(2) и [m,0]f(2) (ВАРИАНТЫ)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций суммирования частичных произведений. Техническим результатом является повышение быстродействия процесса предварительного суммирования множимого в параллельно-последовательном умножителе. В одном из вариантов изобретения функциональная структура в каждом разряде содержит элементы, реализующие логические функции ИЛИ, И, И-НЕ, ИЛИ-НЕ, при этом каждый разряд выполнен в виде двух каналов суммирования - для формирования положительной результирующей суммы и условно отрицательной результирующей суммы. 4 н.п. ф-лы.

Формула изобретения RU 2 424 549 C1

1. Функциональная структура предварительного сумматора fΣ([mj]&[mj,0]) параллельно-последовательного умножителя fΣ(Σ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S1Σ]f(})-ИЛИ структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S3j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S3j посредством логической функции f4(&)-И, в которой функциональная выходная связь является функциональной выходной связью условно отрицательного канала, при этом положительный канал включает логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ и логическую функцию f1(&)-И, в которой первая функциональная входная связь является функциональной выходной связью логической функции f4(})-ИЛИ, в которой первая функциональная входная связь является функциональной входной связью канала для приема аргумента mj условно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f1(&)-И-НЕ, f1(}&)-ИЛИ-НЕ, f2(&)-И и f3(&)-И, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

где - логическая функция f1(&)-И; - логическая функция f1(})-ИЛИ;
- логическая функция f1(&)-И-НЕ; - логическая функция f1(}&)-ИЛИ-НЕ;
«=&1=» - логическая функция f1(&)-НЕ изменения активности входных аналоговых сигналов.

2. Функциональная структура предварительного сумматора fΣ([mj]&[mj,0]) параллельно-последовательного умножителя fΣ(Σ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S1Σ]f(})-ИЛИ структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S3j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S3j посредством логической функции f1(&)-И, в которой функциональная выходная связь является функциональной выходной связью условно отрицательного канала, при этом положительный канал включает логические функции f1(})-ИЛИ, f2(})-ИЛИ и логическую функцию f3(})-ИЛИ, в которой первая функциональная входная связь является функциональной входной связью канала для приема аргумента mj условно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f1(&)-И-НЕ, f1(}&)-ИЛИ-НЕ, f2(&)-И-НЕ, f3(&)-И-НЕ, f4(&)-И-НЕ и f5(&)-И-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

3. Функциональная структура предварительного сумматора fΣ([mj]&[mj,0]) параллельно-последовательного умножителя fΣ(Σ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S1Σ]f(})-ИЛИ структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S3j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S3j, при этом положительный канал включает логические функции f1(&)-И, f2(})-ИЛИ, f3(})-ИЛИ, f4(})-ИЛИ и логические функции f1(})-ИЛИ и f1(&)-НЕ, в которых функциональная входная связь является функциональной входной связью канала для приема аргумента mj условно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f1(}&)-ИЛИ-НЕ, f2(}&)-ИЛИ-НЕ, f3(}&)-ИЛИ-НЕ и f1(&)-И-НЕ, а в условно отрицательный канал введена логическая функция f4(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

4. Функциональная структура предварительного сумматора fΣ([mj]&[mj,0]) параллельно-последовательного умножителя fΣ(Σ) с процедурой логического дифференцирования d/dn первой промежуточной суммы [S1Σ]f(})-ИЛИ структуры активных аргументов множимого [0,mj]f(2n) и [mj,0]f(2n), которая выполнена в виде положительного канала условно «j» разряда для формирования положительной результирующей суммы +S3j и условно отрицательного канала «j» разряда для формирования условно отрицательной результирующей суммы -S3j, при этом положительный канал включает логические функции f1(&)-И, f2(})-ИЛИ и логическую функцию f1(})-ИЛИ и f1(&)-НЕ, в которых функциональная входная связь является функциональной входной связью канала для приема аргумента mj условно «j» разряда структуры аргументов множимого, отличающаяся тем, что в положительный канал условно «j» разряда дополнительно введены логические функции f1(}&)-ИЛИ-НЕ, f2(}&)-ИЛИ-НЕ, f3(}&)-ИЛИ-НЕ, f4(}&)-ИЛИ-НЕ, f5(}&)-ИЛИ-НЕ и f6(}&)-ИЛИ-НЕ, а в условно отрицательный канал введена логическая функция f7(}&)-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре предварительного сумматора выполнены в соответствии с математической моделью вида

Документы, цитированные в отчете о поиске Патент 2011 года RU2424549C1

УСТРОЙСТВО ПАРАЛЛЕЛЬНОГО ЛОГИЧЕСКОГО СУММИРОВАНИЯ АНАЛОГОВЫХ СИГНАЛОВ СЛАГАЕМЫХ, ЭКВИВАЛЕНТНЫХ ДВОИЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ 2006
  • Петренко Лев Петрович
RU2363978C2
Устройство для параллельного сложения чисел, представленных в двоичной знакоразрядной системе счисления 1989
  • Довгаль Виктор Митрофанович
  • Корольков Олег Филиппович
  • Леонов Евгений Иванович
  • Старков Федор Александрович
  • Тютюнов Дмитрий Николаевич
  • Шевелев Сергей Степанович
SU1727120A1
Последовательный сумматор в избыточной двоичной системе счисления 1988
  • Телековец Марина Валериевна
SU1619251A1
JP 9016378 A, 17.01.1997
JP 1304532 A, 08.12.1989.

RU 2 424 549 C1

Авторы

Петренко Лев Петрович

Даты

2011-07-20Публикация

2010-03-22Подача