ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) В ПОЗИЦИОННОМ ФОРМАТЕ МНОЖИМОГО [m]f(2) И МНОЖИТЕЛЯ [n]f(2) Российский патент 2012 года по МПК G06F7/527 

Текст описания приведен в факсимильном виде.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройствах для выполнения арифметических операций умножения аргументов множимого [m_j]f(2ⁿ) и множителя [n_i]f(2ⁿ) в позиционном формате. Техническим результатом является упрощение структуры и повышение быстродействия параллельно-последовательного умножителя. Умножитель выполнен в виде двух эквивалентных по структуре каналов для формирования промежуточной суммы младших и старших разрядов, каждый из которых содержит логические функции И для формирования аргументов частичных произведений, и сумматоры.

Функциональная структура параллельно-последовательного умножителя f_Σ(Σ) в позиционном формате множимого [m_j]f(2ⁿ) и множителя [n_i]f(2ⁿ), включающая линейные логические функции f_1-8[&_j]-И и каждая из них включает «j» логических функций f_j(&)-И, в которых первые функциональные связи являются функциональной входной связью функциональной структуры умножителя для приема аргументов n₁-n₈ множителя [n_i]f(2ⁿ), вторые функциональные входные связи в каждой линейной логической функции f_1-8[&_j]-И являются функциональными входными связями функциональной структуры умножителя f_Σ(Σ) для приема соответствующих аргументов множимого [m_j]f(2ⁿ), при этом функциональная выходная связь линейной логической функции f₁[&_j]-И, формирующая аргумент младшего разряда S¹ ₁ результирующей суммы [S_Σ], является функциональной выходной связью функциональной структуры умножителя f_Σ(Σ), а остальные ее функциональные выходные связи и функциональные выходные связи линейной логической функции f₂[&_j]-И являются первыми и вторыми функциональными входными связями (S¹ ₁…_j) и (S² ₁…_j) функциональной структуры сумматора f₁(Σ), в котором функциональная выходная связь, формирующая аргумент второго младшего разряда S¹ ₂ результирующей суммы [S_Σ], является функциональной выходной связью функциональной структуры умножителя f_Σ(Σ), a остальные ее функциональные выходные связи являются первыми функциональными входными связями (S¹ ₁…_j) функциональной структуры сумматора f₅(Σ), в котором функциональные выходные связи, формирующие аргументы младших разрядов S¹ ₃ и S¹ ₄ результирующей суммы [S_Σ], является функциональной выходной связью функциональной структуры умножителя f_Σ(Σ), а остальные функциональные выходные связи являются первыми функциональными входными связями (S¹ ₁…_j) функциональной структуры сумматора f₇(Σ), при этом функциональные выходные связи линейной логической функции f₆[&_j]-И и f₈[&_j]-И являются вторыми функциональными входными связями (S² ₁…_j) функциональных структур сумматоров f₃(Σ) и f₄(Σ), в которых функциональные выходные связи одного являются функциональными входными связями другого, за исключением функциональной связи младшего разряда функциональной структуры сумматора f₃(Σ), формирующая аргумент S² ₁ результирующей суммы [S_Σ], отличающаяся тем, что входная структура умножителя f_Σ(Σ) выполнена в виде двух каналов эквивалентных по структуре для формирования промежуточной суммы [S_Σ]₅ младших разрядов и промежуточной суммы [S_Σ]₆ старших разрядов, первый из которых включает линейные логические функции f_1-4[&_j]-И и функциональные структуры сумматоров f₁(Σ), f₂(Σ) и f₅(Σ) для формирования результирующей промежуточной суммы [S_Σ]₅, при этом функциональные связи в первом канале младших разрядов промежуточных сумм выполнены в соответствии с математической моделью вида

а второй канал включает линейные логические функции f_5-8[&_j]-И и функциональные структуры сумматоров f₃(Σ), f₄(Σ) и f₆(Σ) для формирования результирующей промежуточной суммы S² ₁, S² ₂, S² ₃, S² ₄ и [S_Σ]₆, при этом функциональные связи во втором канале старших разрядов промежуточных сумм выполнены в соответствии с математической моделью вида

где - линейные логические функции f_1-8[&_j]-И.