СПОСОБ ЛОГИКО-ДИНАМИЧЕСКОГО ПРОЦЕССА ФОРМИРОВАНИЯ ИНФОРМАЦИОННЫХ АНАЛОГОВЫХ СИГНАЛОВ ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ АРГУМЕНТОВ СОМНОЖИТЕЛЕЙ [n] И [m] - "ДОПОЛНИТЕЛЬНЫЙ КОД" УСЕЧЕННОЙ ПИРАМИДАЛЬНОЙ СТРУКТУРЫ УМНОЖИТЕЛЯ f(Σ) ДЛЯ ПОСЛЕДУЮЩЕГО НАКАПЛИВАЮЩЕГО СУММИРОВАНИЯ В СУММАТОРЕ f(Σ) И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА ДЛЯ ЕГО РЕАЛИЗАЦИИ (ВАРИАНТЫ РУССКОЙ ЛОГИКИ) Российский патент 2013 года по МПК G06F7/527 

Текст описания приведен в факсимильном виде

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций умножения аргументов сомножителей. Техническим результатом является повышение быстродействия процесса преобразования аргументов при формировании результирующей суммы частичных произведений. В одном из вариантов структура реализована с использованием логических элементов И. 8 н.п. ф-лы.

1. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ^±[n _i] и ^±[m _j], при этом посредством функциональной структуры сдвига f₂(j←1)[m _j] дискретный сдвиг f₂(j←1) структуры аргументов ^±[m _j] выполняют в позиционное положение старшего разряда, а посредством функциональной структуры убывающего сдвига f₁(i→1)[n _i] дискретный сдвиг f₁(i→1) структуры аргументов ^±[n _i] выполняют в позиционное положение первого младшего «i_min» разряда, а его текущим аргументом аналогового сигнала множителя n _i(min)∆t_w после выполненных сдвигов f₂(j←1)∆t_w и f₁(i→1)∆t_w структур аргументов сомножителей ^±[n _i] и ^±[m _j] посредством функциональной логической структуры f₂(&_j-1)-И реализуют логическое умножение n _i(min)∆t_w(&_j-1)^±[m _j-1] → ²[S _j-1]∆t_w текущего аргумента аналогового сигнала множителя n _i(min)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют аргументы аналоговых сигналов второй половины частичного произведения ²[S _j-1]∆t_w, которые через функциональную структуру сумматора f₁(^± Σ) и функциональную структуру памяти f₁(RS_Σ) подают на вторые функциональные связи (=[S_Σ]²) того же сумматора f₁(^± Σ) в виде структуры аргументов ↓[S _Σ]∆t_w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [S _Σ]∆t_w и [S _Σ]∆t_w+1, которые подают на вторые и первые функциональные входные связи (=[S_Σ]²) и (=[S_Σ]¹) функциональной структуры сумматора f₁(^± Σ), и формируют как структуру позиционных аргументов результирующей суммы [S _Σ] результата умножения, так и структуру промежуточной суммы аргументов [S _Σ]∆t_w↑, отличающийся тем, что в функциональной структуре сдвига f₂(j←1)[m _j] дискретный сдвиг структуры аргументов ^±[m _j] выполняют с убыванием ее старшего «j_max» разряда, формируют в «j_max» разряде текущий аргумент аналоговый сигнал аргумента множителя m _j(max)∆t_w и посредством функциональной логической структуры f₁(&_i-1)-И реализуют логическое умножение m _j(max)∆t_w(&_i-1)^±[n _i-1] → ¹[S _i-1]∆t_w текущего аргумента аналогового сигнала множителя m _j(max)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[n _i-1] и формируют структуру аргументов аналоговых сигналов первой половины частичного произведения ¹[S _i-1]∆t_w, а посредством функциональной логической структуры f₁(&₁)-И реализуют логическое умножение m _j(max)∆t_w(&_i)n _i(min)∆t_w → (S _(i+j)/2)∆t_w+1 текущего аргумента аналогового сигнала множителя m _j(max)∆t_w на текущий аргумент аналогового сигнала множителя n _i(min)∆t_w и формируют аргумент аналогового сигнала (S _(i+j)/2)∆t_w среднего частичного произведения, который включают в структуру аргументов ^1±[S _i-1]∆t_w и ^2±[S _j-1]∆t_w в соответствии с аналитическим выражением вида

и формируют структуру аргументов аналоговых сигналов предыдущего частичного произведения [S _Σ]∆t_w, при этом формирование последующих аргументов частичных произведений [S _Σ]∆t_w+1 выполняют также в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный активный и неактивный формализованный позиционный аргумент аналогового сигнала, соответствующий логическому аргументу «1» и логическому аргументу «0», формируют последующую структуру аргументов частичных произведений [S _Σ]∆t_w+1.

2. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ^±[n _i] и ^±[m _j], при этом посредством функциональной структуры сдвига f₂(j←1)[m _j] дискретный сдвиг f₂(j←1) структуры аргументов ^±[m _j] выполняют в позиционное положение старшего (^±j_max) разряда, а посредством функциональной структуры убывающего сдвига f₁(i→1)[n _i] дискретный сдвиг f₁(i→1) структуры аргументов ^±[n _i] выполняют в позиционное положение первого младшего «i_min» разряда, а его текущим аргументом аналогового сигнала множителя n _i(min)∆t_w после выполненных сдвигов f₂(j←1)∆t_w и f₁(i→1)∆t_w структур аргументов сомножителей ^±[n _i] и ^±[m _j] функциональной логической структуры f₂(&_j-1)-И реализуют логическое умножение n _i(min)∆t_w(&_j-1)^±[m _j-1] → ²[S _j-1]∆t_w текущего аргумента аналогового сигнала множителя n _i(min)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют аргументы аналоговых сигналов второй половины частичного произведения ²[S _j-1]∆t_w, которые через функциональную структуру сумматора f₁(^± Σ) и функциональную структуру памяти f₁(RS_Σ) подают на вторые функциональные связи (=[S_Σ]²) того же сумматора f₁(^± Σ) в виде структуры аргументов ↓[S _Σ]∆t_w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [S _Σ]∆t_w и [S _Σ]∆t_w+1, которые подают на вторые и первые функциональные входные связи (=[S_Σ]²) и (=[S_Σ]¹) функциональной структуры сумматора f₁(^± Σ) и формируют как структуру аргументов результирующей суммы ^±[S _Σ] результата умножения, так и структуру промежуточной суммы аргументов ^±[S _Σ]∆t_w↑, отличающийся тем, что в функциональной структуре сдвига f₂(j←1)[m _j] дискретный сдвиг структуры аргументов ^±[m _j] выполняют с убыванием ее старшего «j_max» разряда и формируют в «j_max» разряде текущий аргумент аналоговый сигнал аргумента множителя m _j(max)∆t_w и посредством логических функций f₂(&_i-1)-И реализуют логическое умножение m _j(max)∆t_w(&_i-1)^±[n _i-1] → ¹[S _i-1]∆t_w текущего аргумента аналогового сигнала множителя m _j(max)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[n _i-1] и формируют структуру аргументов аналоговых сигналов первой половины частичного произведения ¹[S _i-1]∆t_w, а посредством функциональной логической структуры f₁(&₁)-И реализуют логическое умножение m _j(max)∆t_w(&_i)n _i(min)∆t_w → (S _(i+j)/2)∆t_w+1 текущего аргумента аналогового сигнала множителя m _j(max)∆t_w на текущий аргумент аналогового сигнала множителя n _i(min)∆t_w и формируют аргумент аналогового сигнала (S _(i+j)/2)∆t_w среднего частичного произведения, который включают в последовательную структуру аргументов ¹[S _i-1]∆t_w и ²[S _j-1]∆t_w в соответствии с аналитическим выражением вида


аргументов аналоговых сигналов частичного произведения [S _Σ]∆t_w и посредством функциональной структуры избирательного логического дифференцирования f₁(d/dn*) позиционную структуру предыдущего частичного произведения [S _Σ]∆t_w преобразуют в позиционно-знаковую структуру аргументов ^±[S _Σ]∆t_w, при этом формирование последующих аргументов частичных произведений [S _Σ]∆t_w+1 выполняют также в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный и условно отрицательный формализованный позиционно-знаковый аргумент аналогового сигнала, соответствующий положительному аргументу «+1» и условно отрицательному аргументу «-1» соответственно, при этом накапливающее суммирование скорректированных предыдущих и последующих аргументов частичных произведений ^±[S _Σ]∆t_w и ^±[S _Σ]∆t_w+1 выполняют посредством функциональной позиционно-знаковой структуры, эквивалентной математической модели вида

где ^±[S _Σ]∆t_w↑ и ↓^±[S _Σ]∆t_w - аргументы обратной связи;
в которой первые и вторые функциональные входные связи (=[S_Σ]^1±) и (=[S_Σ]^±2) выполняют в виде положительного канала суммирования и условно отрицательного канала суммирования.

3. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ^±[n _i] и ^±[m _j], при этом посредством функциональной структуры сдвига f₂(^±j←1)[m _j] дискретный сдвиг f₂(^±j←1) структуры аргументов ^±[m _j] выполняют в позиционное положение старшего «j_max» разряда, а посредством функциональной структуры убывающего сдвига f₁(^±i→1)[n _i] дискретный сдвиг f₁(^±i→1) структуры аргументов ^±[n _i] выполняют в позиционное положение младшего «i_min» разряда и текущими аргументами аналогового сигнала множителя ^± n _i(min)∆t_w после выполненных сдвигов f₂(^±j←1)∆t_w и f₁(^±i→1)∆t_w структур аргументов сомножителей ^±[n _i] и ^±[m _j] посредством функциональной логической структуры f₂(^±&_j-1)-И реализуют логическое умножение ^± n _i(min)∆t_w(&_j-1)^±[m _j-1] → ^2±[S _j-1]∆t_w текущего аргумента аналогового сигнала множителя ^± n _i(min)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют аргументы аналоговых сигналов второй половины частичного произведения ^2±[S _j-1]∆t_w, а посредством функциональной структуры памяти f₁(^±RS_Σ) и функциональной структуры сумматора f₁(^± Σ) выполняют накапливающее логическое суммирование промежуточной структуры аргументов суммы ^±[S _Σ]∆t_w↑ с последующей структурой аргументов аналоговых сигналов частичного произведения ^±[S _Σ]∆t_w+1, отличающийся тем, что в функциональной структуре сдвига f₂(^±j←1)[^± m _j] дискретный сдвиг структуры аргументов ^±[m _j] выполняют с убыванием ее старшего «j_max» разряда и формируют текущий аргумент аналогового сигнала множителя ^± m _j(max)∆t_w и посредством функциональной логической структуры f₁(&_i-1)-И реализуют логическое умножение ^± m _j(max)∆t_w(^±&_i)^±[n _i-1] → ^1±[S _i-1]∆t_w текущего аргумента аналогового сигнала множителя ^± m _j(max)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[n _i-1] и формируют структуру аргументов аналоговых сигналов первой половины частичного произведения ^1±[S _i-1]∆t_w, а посредством функциональной логической структуры f₁(^±&₁)-И реализуют логическое умножение ^± m _j(max)∆t_w(&₁)^± n _i(min)∆t_w → ^±(S _(i+j)/2)∆t_w текущего аргумента аналогового сигнала множителя ^± m _j(max)∆t_w на текущий аргумент аналогового сигнала множителя ^± n _i(min)∆t_w и формируют аргумент аналогового сигнала среднего частичного произведения ^±(S _(i+j)/2)∆t_w, который включают в позиционно-знаковую структуру аргументов аналоговых сигналов ^1±[S _i-1]∆t_w и ^2±[S _j-1]∆t_w в соответствии с аналитическим выражением вида


предыдущего позиционно-знакового частичного произведения ^±[S _Σ]∆t_w и аналогичным образом формируют позиционно-знаковую структуру последующих аргументов частичного произведения ^±[S _Σ]∆t_w+1 в соответствии с аналитическим выражением вида

при этом логико-динамический процесс формирования информационных аналоговых сигналов частичных произведений позиционно-знаковых аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) выполняют в соответствии с векторной структурой графоаналитического выражения вида

при этом накапливающее суммирование позиционно-знаковых аргументов частичных произведений ^±[S _Σ]∆t_w и ^±[S _Σ]∆t_w+1 выполняют посредством функциональной структуры, эквивалентной математической модели вида

где ^±[S _Σ]∆t_w↑ и ↓^±[S _Σ]∆t_w - аргументы обратной связи; (^±[S _Σ]_RS)∆t_w - аргументы промежуточной суммы частичных произведений функциональной структуры памяти f₁(^±RS_Σ), которую реализуют в виде положительного и условно отрицательного канала.

4. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ^±[n _i] и ^±[m _j], при этом посредством функциональной структуры сдвига f(j←1)[m _j], эквивалентной математической модели вида


предварительно посредством переднего фронта входного аргумента w(↑t₀), подаваемого на функциональную входную связь (=C₀), выполняют сброс структуры аргументов сомножителя ^±[m _j] предыдущей процедуры умножения, и по переднему фронту входного аргумента w(↑∆t_w), который подают на функциональную входную связь (=C), выполняют ввод очередной структуры аргументов сомножителя ^±[m _j], подаваемую на функциональные связи (=D_j), и выполняют дискретный сдвиг f₂(j←1) этой структуры в позиционное положение старшего разряда «j_max» для формирования текущего аргумента m _j(max) и структуры аргументов множимого [m _j-1]f₂(j←1), а посредством функциональной структуры убывающего сдвига f₁(i→1)[n _i], эквивалентной математической модели вида

выполняют аналогичные действия, но сдвиг f₁(i→1) структуры аргументов сомножителя ^±[n _i] выполняют в позиционное положение первого младшего разряда (i_min), а его текущим аргументом аналогового сигнала n _i(min)∆t_w после выполненных сдвигов f₂(j←1)∆t_w и f₁(i→1)∆t_w структур аргументов сомножителей ^±[n _i] и ^±[m _j] посредством функциональной структуры f₂(&_j-1)-И, эквивалентной математической модели вида

реализуют логическое умножение n _i(min)∆t_w(&_j-1)^±[m _j-1] → ²[S _j-1]∆t_w текущего аргумента аналогового сигнала множителя n _i(min)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют аргументы аналоговых сигналов частичного произведения ²[S _j-1]∆t_w, которые подают через функциональную структуру сумматора f₁(^± Σ) и функциональную структуру памяти f₁(RS_Σ), эквивалентной математической модели вида

на вторые функциональные связи (=[S_Σ]²) того же сумматора f₁(^± Σ) в виде структуры аргументов ↓[S _Σ]∆t_w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [S _Σ]∆t_w и [S _Σ]∆t_w+1, которые подают на первых и вторых функциональных входных связях (=[S_Σ]²) и (=[S_Σ]¹) сумматора f₁(^± Σ) и формируют как структуру позиционных аргументов результирующей суммы [S _Σ] результата умножения структур аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код», так и структуру промежуточной суммы аргументов [S _Σ]∆t_w↑, отличающийся тем, что в функциональной структуре сдвига f₂(j←1)[m _j] дискретный сдвиг структуры аргументов множимого ^±[m _j] выполняют с убыванием старших разрядов, а его текущими аргументом аналогового сигнала m _j(max)∆t_w и посредством функциональной логической структуры f₁(&_i-1)-И, эквивалентной математической модели вида

реализуют логическое умножение m _j(max)∆t_w(&_i-1)^±[n _i-1] → ¹[S _i-1]∆t_w текущего аргумента аналогового сигнала m _j(max)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[n _i-1] и формируют структуру аргументов аналоговых сигналов частичного произведения ¹[S _i-1]∆t_w, а посредством функциональной логической структуры f₁(&₁)-И, эквивалентной математической модели вида

реализуют логическое умножение m _j(max)∆t_w(&_i)n _i(min)∆t_w → (S _(i+j)/2)∆t_w текущего аргумента аналогового сигнала множителя m _j(max)∆t_w на текущий аргумент аналогового сигнала множителя n _i(min)∆t_w и формируют аргумент аналогового сигнала частичного произведения (S _(i+j)/2)∆t_w, который включают в позиционную структуру аргументов ¹[S _i-1]∆t_w и ²[S _j-1]∆t_w в соответствии с аналитическим выражением вида

аргументов аналоговых сигналов частичного произведения [S _Σ]∆t_w, при этом формирование последующих аргументов частичных произведений [S _Σ]∆t_w+1 выполняют также в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный активный и неактивный формализованный позиционный аргумент аналогового сигнала, соответствующий логическому аргументу «1» и логическому аргументу «0», формируют последующие аргументы частичных произведений [S _Σ]∆t_w+1, которые в функциональной структуре пирамидального умножителя f_Σ(Σ), эквивалентной математической модели вида

выполняют накапливающее суммирование.

5. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ^±[n _i] и ^±[m _j], при этом посредством функциональной структуры сдвига f₂(j←1)[m _j] эквивалентной математической модели вида

предварительно посредством переднего фронта входного аргумента w(↑t₀), подаваемого на функциональную входную связь (=C₀), выполняют сброс структуры аргументов сомножителя ^±[m _j] предыдущей процедуры умножения и по переднему фронту входного аргумента w(↑∆t_w), который подают на функциональную входную связь (=C), выполняют ввод очередной структуры аргументов сомножителя ^±[m _j], которую подают на функциональные связи (=D_j) и выполняют дискретный сдвиг f₂(j←1) этой структуры в позиционное положение старшего разряда «j_max» для формирования текущего аргумента m _j(max) и структуры аргументов сомножителя [m _j-1]f₂(j←1), а посредством функциональной структуры убывающего сдвига f₁(i→1)[n _i] эквивалентной математической модели вида

выполняют аналогичные действия, но сдвиг f₁(i→1) структуры аргументов сомножителя ^±[n _i] выполняют в позиционное положение первого младшего разряда (i_min), а его текущим аргументом аналогового сигнала n _i(min)∆t_w после выполненных сдвигов f₂(j←1)∆t_w и f₁(i→1)∆t_w структур аргументов сомножителей ^±[n _i] и ^±[m _j] реализуют посредством функциональной логической структуры f₂(&_j-1)-И, эквивалентной математической модели вида

логическое умножение n _i(min)∆t_w(&_j-1)^±[m _j-1] → ²[S _j-1]∆t_w текущего аргумента аналогового сигнала множителя n _i(min)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют аргументы аналоговых сигналов второй половины частичного произведения ²[S _j-1]∆t_w, которые через функциональную структуру сумматора f₁(^± Σ) и функциональную структуру памяти f₁(RS_Σ), эквивалентной математической модели вида

подают на вторые функциональные связи (=[S_Σ]²) того же сумматора f₁(^± Σ) в виде структуры аргументов ↓[S _Σ]∆t_w и посредством их общей функциональной структуры, эквивалентной математической модели вида

выполняют логическое суммирование аргументов частичных произведений [S _Σ]∆t_w и [S _Σ]∆t_w+1, которые подают на первых и вторых функциональных входных связях (=[S_Σ]²) и (=[S_Σ]¹) сумматора f₁(^± Σ) и формируют как структуру позиционных аргументов результирующей суммы [S _Σ] результата умножения структур аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код», так и структуру промежуточной суммы аргументов [S _Σ]∆t_w↑, отличающийся тем, что в функциональной структуре сдвига f₂(j←1)[m _j] дискретный сдвиг структуры аргументов ^±[m _j] выполняют с убыванием ее старшего (^±j_max) разряда, а его текущими аргументом аналогового сигнала формируют как аргумент множителя m _j(max)∆t_w и посредством функциональной логической структуры f₁(&_i-1)-И, эквивалентной математической модели вида

реализуют логическое умножение m _j(max)∆t_w(&_i-1)^±[n _i-1] → ¹[S _i-1]∆t_w текущего аргумента аналогового сигнала m _j(max)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[n _i-1] и формируют аргументы аналоговых сигналов частичного произведения ¹[S _i-1]∆t_w, а посредством функциональной логической структуры f₁(&)-И, эквивалентной математической модели вида

реализуют логическое умножение m _j(max)∆t_w(&₁)n _i(min)∆t_w → (S _(i+j)/2)∆t_w+1 текущего аргумента аналогового сигнала m _j(max)∆t_w на текущий аргумент аналогового сигнала n _i(min)∆t_w и формируют аргумент частичного произведения (S _(i+j)/2)∆t_w, который включают в последовательную позиционную структуру аргументов ¹[S _i-1]∆t_w и ²[S _j-1]∆t_w в соответствии с аналитическим выражением вида


аргументов аналоговых сигналов частичного произведения [S _Σ]∆t_w и посредством функциональной структуры избирательного логического дифференцирования f₁(d/dn*) позиционную структуру как предыдущего частичного произведения [S _Σ]∆t_w преобразуют в позиционно-знаковую структуру ^±[S _Σ]∆t_w, так и последующие аргументы частичного произведения [S _Σ]∆t_w+1 также преобразуют в позиционно-знаковую структуру частичного произведения ^±[S _Σ]∆t_w+1 в соответствии с аналитическим выражением вида

и в соответствии с логико-динамическим процессом вида

где и - положительный и условно отрицательный формализованный позиционно-знаковый аргумент аналогового сигнала, соответствующий положительному аргументу «+1» и условно отрицательному аргументу «-1» соответственно,
при этом накапливающее суммирование скорректированных предыдущих и последующих аргументов частичных произведений ^±[S _Σ]∆t_w и ^±[S _Σ]∆t_w+1 выполняют посредством функциональной позиционно-знаковой структуры эквивалентной математической модели вида

где ^±[S _Σ]∆t_w↑ и ↓^±[S _Σ]∆t_w - аргументы обратной связи;
в которой первые и вторые функциональные входные связи (=[S_Σ]^1±) и (=[S_Σ]^2±) выполняют в виде положительного канала суммирования и условно отрицательного канала суммирования в функциональной структуре пирамидального умножителя f_Σ(Σ), эквивалентной математической модели вида

где ^±[S _Σ]_RS↑ и ↓^±[S _Σ]_RS - аргументы обратной связи накапливающего сумматора (f₁(^± Σ) = f₁[^±RS_Σ]).

6. Способ логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), в котором одновременно выполняют дискретный сдвиг аргументов аналоговых сигналов сомножителей ^±[n _i] и ^±[m _j], при этом посредством функциональной структуры сдвига f₂(^±j←1)[m _j] дискретный сдвиг f₂(^±j←1) структуры аргументов ^±[m _j] выполняют в позиционное положение старшего «^±j_max» разряда, а посредством функциональной структуры убывающего сдвига f₁(^±i→1)[n _i] дискретный сдвиг f₁(^±i→1) структуры аргументов ^±[n _i] выполняют в позиционное положение первого младшего «i_min» разряда, а его текущими аргументами аналогового сигнала ^± n _i(min)∆t_w после выполненных сдвигов f₂(^±j←1)∆t_w и f₂(^±i→1)∆t_w структур аргументов сомножителей ^±[n _i] и ^±[m _j] реализуют посредством логических функций f₂(^±&_j-1)-И логическое умножение ^± n _i(min)∆t_w(&_j-1)^±[m _j-1] → ^2±[S _j-1]∆t_w текущего аргумента аналогового сигнала ^± n _i(min)∆t_w на структуру аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют аргументы аналоговых сигналов частичного произведения ^±2[S _j-1]∆t_w, посредством функциональной структуры памяти f₁(^±RS_Σ) и функциональной структуры сумматора f₁(^± Σ) выполняют накапливающее логическое суммирования результирующей его структуры аргументов ^±[S _Σ]∆t_w↑ с последующей структурой аргументов ^±[S _Σ]∆t_w+1 аналоговых сигналов частичного произведения, отличающийся тем, что в качестве аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» используют их позиционно-знаковую структуру аргументов, которая включает как логическую последовательность аналоговых сигналов положительного информационного содержания ⁺[n _i] и ⁺[m _j], так и последовательность аналоговых сигналов условно отрицательного информационного содержания ^-[n _i] и ^-[m _j], и в функциональной структуре сдвига f₁(^±i→1)[n _i], эквивалентной математической модели вида

сдвиг их выполняют одновременно с формированием позиционно-знакового аргумента множителя ^± n _i(min) в «^±i_min» разряде и аргументов множимого ^±[n _i-1]f(^±i→1) и посредством функциональной структуры сдвига f₂(^±j←1)[^± m _j], эквивалентной математической модели вида

также выполняют дискретный сдвиг f(^±j←1) всей позиционно-знаковой структуры аргументов сомножителя ^±[m _j], но с убыванием ее аргумента старшего «^±j_max» разряда с формированием в нем текущего позиционно-знакового аргумента множителя ^± m _j(max) и посредством положительной и условно отрицательной функциональной структуры f₁(^±&_i-1)-И, эквивалентной математической модели вида

реализуют логическое умножение ^± m _j(max)∆t_w(^±&_i)^±[n _i-1] → ^1±[S _i-1]∆t_w позиционно-знакового аргумента аналогового сигнала множителя ^± m _j(max)∆t_w на структуру позиционно-знаковых аргументов аналоговых сигналов множимого ^±[n _i-1] и формируют позиционно-знаковую структуру аргументов аналоговых сигналов первой половины частичного произведения ^±1[S _i-1]∆t_w, а посредством положительной и условно отрицательной функциональной структуры f₂(^±&_j-1)-И, эквивалентной математической модели вида

реализуют логическое умножение ^± n _i(min)∆t_w(&_j-1)^±[m _j-1] → ^2±[S _j-1]∆t_w позиционно-знакового аргумента аналогового сигнала множителя ^± n _i(min) на структуру позиционно-знаковых аргументов аналоговых сигналов множимого ^±[m _j-1] и формируют позиционно-знаковую структуру аргументов аналоговых сигналов второй половины частичного произведения ^2±[S _j-1], при этом посредством положительной и условно отрицательной функциональной структуры f₁(^±&₁)-И, эквивалентной математической модели вида

реализуют логическое умножение ^± m _j(max)∆t_w(^±&₁)^± n _i(min)∆t_w → ^±(S _(i+j)/2)∆t_w текущего аргумента аналогового сигнала множителя ^± m _j(max)∆t_w на текущий аргумент аналогового сигнала множителя ^± n _i(min)∆t_w и формируют позиционно-знаковый аргумент аналогового сигнала среднего частичного произведения ^±(S _(i+j)/2)∆t_w, который включают в общую позиционно-знаковую структуру аргументов аналоговых сигналов ^1±[S _i-1]∆t_w и ^2±[S _j-1]∆t_w в соответствии с аналитическим выражением вида

формируют предыдущее частичное позиционно-знаковое произведения ^±[S _Σ]∆t_w и аналогичным образом формируют позиционно-знаковую структуру аргументов последующего частичного произведения ^±[S _Σ]∆t_w+1 в соответствии с аналитическим выражением вида

при этом логико-динамический процесс формирования информационных аналоговых сигналов частичных произведений позиционно-знаковых аргументов сомножителей ^±[n _i] и ^±[m _j] усеченной пирамидальной структуры умножителя f_Σ(Σ) выполняют в соответствии с векторной структурой графоаналитического выражения вида

а накапливающее суммирование позиционно-знаковых предыдущих и последующих аргументов частичных произведений ^±[S _Σ]∆t_w и ^±[S _Σ]∆t_w+1 выполняют посредством функциональной позиционно-знаковой структуры, которая эквивалентна математической модели вида

где ^±[S _Σ]∆t_w↑ и ↓^±[S _Σ]∆t_w - аргументы обратной связи;
в которой первые и вторые функциональные входные связи (=[S_Σ]^1±) и (=[S_Σ]^2±) выполняют в виде положительного канала суммирования и условно отрицательного канала суммирования в функциональной структуре пирамидального умножителя f_Σ(Σ), эквивалентной математической модели вида

где ^±[S _Σ]_RS↑ и ↓^±[S _Σ]_RS - аргументы обратной связи накапливающего сумматора (f₁(^± Σ) = f₁[^±RS_Σ]); ^±[S _Σ]_& - позиционно-знаковая структура аргументов частичных произведений.

7. Функциональная структура логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), включающая функциональную структуру f₂(j←1)[m _j] дискретного сдвига f₂(j←1) структуры аргументов ^±[m _j] в позиционное положение старшего (^±j_max) разряда и функциональную структуру убывающего сдвига f₁(i→1)[n _i] дискретный сдвиг f₁(i→1) структуры аргументов ^±[n _i] в которых функциональные входные связи (=D_i), (=D_j), (=C₀) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f_Σ(Σ) для приема аргументов сомножителей ^±[n _i] или ^±[m _j] и управляющего по переднему фронту аналогового сигнала аргумента сброса w(↑∆t_o) и аргумента сдвига w(↑∆t_w), а функциональные выходные связи являются функциональными входными связями функциональной логической структуры f₂(&_j-1)-И, в которой функциональные выходные связи являются функциональными первыми входными связями (=[S_Σ]^1±) функциональной структуры сумматора f₁(^± Σ), а его вторые функциональные связи (=[S_Σ]^2±) являются функциональными выходными связями функциональной структуры памяти f₁(RS_Σ), в которой функциональные входные связи (=R₀) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f_Σ(Σ) для приема аргументов управляющих аналоговых сигналов сброса w(↑t₀) и аргумента сдвига w(↑∆t_w) соответственно, а входные функциональные информационные связи (=^±D_Σ) являются функциональными выходными связями функциональной структуры сумматора f₁(^± Σ) и выходными функциональными связями функциональной усеченной пирамидальной структуры умножителя f_Σ(Σ) результирующей суммы ^±[S _Σ] аргументов частичных произведений, отличающаяся тем, что в структуру дополнительно введены функциональная логическая структура f₁(^±&_i-1)-И, функциональная логическая структура f₁(^±&₁)-И и функциональная структура избирательного логического дифференцирования f₁(d/dn*), и все функциональные структуры выполнены в виде положительного и условно отрицательного канала, при этом функциональные связи в функциональной структуре выполнены в соответствии с математической моделью вида

8. Функциональная структура логико-динамического процесса формирования информационных аналоговых сигналов частичных произведений аргументов сомножителей ^±[n _i] и ^±[m _j] - «Дополнительный код» усеченной пирамидальной структуры умножителя f_Σ(Σ) для последующего накапливающего суммирования в сумматоре f₁(^± Σ), включающая функциональную структуру f₂(^±j←1)[m _j] дискретный сдвиг f₂(^±j←1) структуры аргументов ^±[m _j] в позиционное положение старшего (^±j_max) разряда и функциональную структуру убывающего сдвига f₁(^±i→1)[n _i] дискретный сдвиг f₁(^±i→1) структуры аргументов ^±[n _i], в которых функциональные входные связи (=D_i), (=D_j), (=C₀) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f_Σ(Σ) для приема аргументов сомножителей ^±[n _i] или ^±[m _j] и управляющих по переднему фронту аналоговых сигналов сброса w(↑∆t_w) и сдвига w(↑∆t_w), а функциональные выходные связи являются функциональными входными связями функциональной логической структуры f₂(^±&_j-1)-И, в которой функциональные выходные связи являются функциональными первыми входными связями (=[S_Σ]^1±) функциональной структуры сумматора f₁(^± Σ), а его вторые функциональные связи (=[S_Σ]^2±) являются функциональными выходными связями функциональной структуры памяти f₁(^±RS_Σ), в котором функциональные входные связи (=R₀) и (=C) являются функциональными входными связями функциональной усеченной пирамидальной структуры умножителя f_Σ(Σ) для приема аргументов аналоговых сигналов сброса w(↑t₀) и аргумента сдвига w(↑∆t_w) соответственно, а входные функциональные информационные связи (=^±D_Σ) являются функциональными выходными связями функциональной структуры сумматора f₁(^± Σ) и выходными функциональными связями функциональной усеченной пирамидальной структуры умножителя f_Σ(Σ) результирующей суммы ^±[S _Σ] аргументов частичных произведений, отличающаяся тем, что в структуру дополнительно введены функциональная логическая структура f₁(^±&_i-1)-И и функциональная логическая структура f₁(^±&₁)-И и все функциональные структуры выполнены в виде положительного и условно отрицательного канала, при этом функциональные связи в функциональной структуре умножителя f_Σ(Σ) выполнены в соответствии с математической моделью вида