СПОСОБ РЕАЛИЗАЦИИ ЛОГИЧЕСКОГО СУММИРОВАНИЯ ПОЗИЦИОННЫХ АРГУМЕНТОВ АНАЛОГОВЫХ СИГНАЛОВ СЛАГАЕМЫХ [n]f(2) И [m]f(2) ЧАСТИЧНЫХ ПРОИЗВЕДЕНИЙ В ПРЕДВАРИТЕЛЬНОМ СУММАТОРЕ f[n]&[m](2) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНОГО УМНОЖИТЕЛЯ f(Σ) С ПРИМЕНЕНИЕМ ПРОЦЕДУРЫ ДВОЙНОГО ЛОГИЧЕСКОГО ДИФФЕРЕНЦИРОВАНИЯ d/dn И d/dn ПРОМЕЖУТОЧНЫХ СУММ И ФОРМИРОВАНИЕМ РЕЗУЛЬТИРУЮЩЕЙ СУММЫ [S]f(2) В ПОЗИЦИОННОМ ФОРМАТЕ (РУССКАЯ ЛОГИКА) Российский патент 2012 года по МПК G06F7/50 

Текст описания приведен в факсимильном виде.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций логического суммирования позиционных аргументов аналоговых сигналов [n_i]f(2ⁿ) и [m_i]f(2ⁿ) с применением арифметических аксиом троичной системы счисления f(+1,0,-1). Техническим результатом является повышение быстродействия суммирования. Способ заключается в следующем: формируют первую и вторую промежуточные суммы посредством логических элементов ИЛИ и И, а последующий процесс преобразования аргументов выполняют в два этапа, на «Первом этапе» выполняют сквозную активизацию не активных аргументов второй промежуточной суммы с последующим логическим дифференцированием только положительных результирующих аргументов и условно отрицательный аргумент этой процедуры включают в структуру условно отрицательных аргументов результата сквозной активизации не активных аргументов второй промежуточной суммы, посредством которых выполняют удаление соответствующих активных аргументов в структуре первой промежуточной суммы, формируют третью позиционно-знаковую промежуточную сумму, в которой активизируют очередные не активные аргументы после первого активного условно отрицательного аргумента в младшем разряде и формируют четвертую промежуточную сумму «Второго этапа» преобразования аргументов, в котором логически дифференцируют условно отрицательные аргументы с формированием только положительного аргумента этой процедуры и включают в результирующую структуру аргументов суммы, при этом на «Втором этапе» преобразования аргументов логически дифференцируют аргументы второй промежуточной суммы и положительным аргументом локального переноса этой процедуры исключают активизацию не активных аргументов третьей промежуточной суммы, а условно отрицательным аргументом локального переноса этой процедуры из результирующей структуры аргументов суммы исключают активный положительный аргумент третьей промежуточной суммы и формируют результирующую сумму аналоговых сигналов в позиционном формате.

Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [n_i]f(2ⁿ) и [m_i]f(2ⁿ) частичных произведений в предварительном сумматоре f_Σ[n_i]&[m_i](2ⁿ) параллельно-последовательного умножителя f_Σ(Σ) с применением процедуры двойного логического дифференцирования d/dn⁺ и d/dn^- промежуточных сумм и формированием результирующей суммы [S_i]f(2ⁿ) в позиционном формате (Русская логика), в соответствии с которым выполняют в условно «i» разряде одновременный логический анализ позиционных аргументов аналогового сигнала n_if(2ⁿ) и m_if(2ⁿ) посредством логических функций с формированием первой и второй промежуточных сумм с измененным уровнем аналогового сигнала, отличающийся тем, что первую и вторую промежуточные суммы и формируют посредством логических функций и а последующий логико-динамический процесс преобразования аргументов выполняют в два этапа, на «Первом этапе» выполняют сквозную активизацию f₁(←←±1) неактивных аргументов второй промежуточной суммы с последующим логическим дифференцированием d₁/dn⁺ только положительных результирующих аргументов и условно отрицательный аргумент этой процедуры включают в структуру условно отрицательных аргументов результата сквозной активизации f₁(←←±1) неактивных аргументов второй промежуточной суммы посредством которых выполняют удаление соответствующих активных аргументов в структуре первой промежуточной суммы поскольку они формируют активные логические нули «+1/-1»→«0» и формируют третью позиционно-знаковую промежуточную сумму в которой активизируют очередные неактивные аргументы после первого активного условно отрицательного аргумента в младшем разряде, и формируют четвертую промежуточную сумму «Второго этапа» преобразования аргументов, в котором логически дифференцируют d₁/dn^- условно отрицательные аргументы с формированием только положительного аргумента этой процедуры и включают в результирующую структуру аргументов суммы , при этом на «Втором этапе» преобразования аргументов логически дифференцируют d₁/dn⁺ аргументы второй промежуточной суммы и положительным аргументом локального переноса +f₂(←)_d/dn этой процедуры исключают активизацию неактивных аргументов третьей промежуточной суммы а условно отрицательным аргументом локального переноса -f₂(↓)_d/dn этой процедуры из результирующей структуры аргументов суммы [S_Σ]f(2ⁿ) исключают активный положительный аргумент третьей промежуточной суммы поскольку они формируют активные логические нули «+1/-1»→«0» и формируют результирующую сумму аналоговых сигналов [S_j]f(2ⁿ) в позиционном формате, в соответствии с логико-динамическим процессом вида