СПОСОБ ПАРАЛЛЕЛЬНОГО ЛОГИЧЕСКОГО СУММИРОВАНИЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ АНАЛОГОВЫХ СИГНАЛОВ СЛАГАЕМЫХ ЭКВИВАЛЕНТНЫХ ДВОИЧНОЙ СИСТЕМЕ СЧИСЛЕНИЯ Российский патент 2010 года по МПК G06F7/50 

Текст описания приведен в факсимильном виде.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических операций в позиционно-знаковых кодах. Техническим результатом является повышение быстродействия. Способ заключается в следующем: из входных аналоговых сигналов n_i и m_i в «i» разряде формируют аналоговые сигналы первой промежуточной логической суммы S¹ _i, посредством логических функций ИЛИ1 и второй промежуточной логической суммы S² _i, посредством логических функций И1, формируют положительный производный аналоговый сигнал +S³ _i посредством логической функции И2 из предварительно измененного функцией НЕ1 по уровню аналогового сигнала S ¹ _i и первой промежуточной суммы S¹ _i-1 «i-1» разряда, а условно отрицательный производный аналоговый сигнал -S³ _i формируют посредством логической функции И3 из аналогового сигнала S¹ _i и предварительно измененного функцией НЕ2 по уровню аналогового сигнала S ¹ _i-1 первой промежуточной суммы S¹ _i-1 «i-1» разряда, аналоговый сигнал +S³ _i совмещают с аналоговым сигналом +S² _i посредством логической функции ИЛИ2 и выполняют изменение уровня аналогового сигнала результирующего аргумента +S*_i, что соответствует процедуре удаления активного логического нуля, который формируется, если совмещенный аналоговый сигнал +S*_i и условно отрицательный производный аналоговые сигналы -S³ _i принимают одновременно активные уровни аналогового сигнала, выполняют удаление активного уровня аналогового сигнала при совпадении условно отрицательного производного аналогового сигнала -S³ _i с аналоговым сигналом второй промежуточный суммы +S² _i. 5 ил.

Способ параллельного логического суммирования аналоговых сигналов слагаемых эквивалентных двоичной системе счисления, включающий поразрядное выполнение преобразований аналоговых сигналов слагаемых [n_i] и [m_i], которые принимают либо условно высокий или активный уровень, либо условно низкий сигнал или неактивный уровень, при этом из входных аналоговых сигналов n_i и m_i в «i» разряде формируют аналоговые сигналы первой промежуточной логической суммы S¹ _i, посредством логических функций f₁(})-ИЛИ и второй промежуточной логической суммы S² _i, посредством логических функций f₁(&)-И, из которых формируют аналоговый сигнал Si результата логического суммирования, отличающийся тем, что аналоговый сигнал первой промежуточной логической суммы S¹ _i логически дифференцируют с одновременным формированием производных аналоговых сигналов положительного +S³ _i и условно отрицательного -S³ _i, при этом положительный производный аналоговый сигнал +S³ _i формируют посредством логической функции f₂(&)-И из предварительно измененного функцией f₁(&)-HE по уровню аналогового сигнала S ¹ _i первой промежуточной суммы S¹ _i «i» разряда и первой промежуточной суммы S¹ _i-1 «i-1» разряда, а условно отрицательный производный аналоговый сигнал -S³ _i формируют посредством логической функции f₃(&)-И из аналогового сигнала первой промежуточной суммы S¹ _i «i» разряда и предварительно измененного функцией f₂(&)-HE по уровню аналогового сигнала S ¹ _i-1 первой промежуточной суммы S¹ _i-1 «i-1» разряда, после чего в «i» разряде положительный производный аналоговый сигнал +S¹ _i совмещают с аналоговым сигналом второй промежуточной суммы +S² _i посредством логической функции f₂(})-ИЛИ и выполняют изменение уровня аналогового сигнала результирующего аргумента +S*_i, что соответствует процедуре удаления активного логического нуля f₁(+1/-1→0), которые формируется, если совмещенный аналоговый сигнал +S*i и условно отрицательный производный аналоговые сигналы -S³ _i принимают одновременно активные уровни аналогового сигнала, при этом выполняют изменение (удаление) активного уровня аналогового сигнала f₂(+1/-1→0) при совпадении условно отрицательного производного аналогового сигнала S³ _i с аналоговым сигналом второй промежуточной
суммы +S² _i в соответствии с математической моделью вида

где
логические функции f₁(&)-И и f₁(})-ИЛИ;

функциональная структура удаления активного логического нуля при одновременно активных аналоговых сигналов;
«=& ₁=» - логическая функция изменения уровня аналогового сигнала f₁(&)-НЕ.