БЫСТРОДЕЙСТВУЮЩИЙ ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ Российский патент 2023 года по МПК H03F3/45 

Изобретение относится к области радиотехники и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре микросхем различного функционального назначения, например, в операционных усилителях (ОУ), компараторах, коммутаторах тока цифроаналоговых преобразователей и т.п.

Известны схемы классических дифференциальных усилителей (ДУ) на биполярных [1-8] и полевых [9-15] транзисторах, которые стали основой многих аналоговых и цифровых микросхем. Применению данного функционального узла в конкретных устройствах радиотехники, автоматики и связи посвящено более 1000 патентов в разных странах мира, в т.ч. [1-15].

Ближайшим прототипом (фиг. 1) заявляемого устройства является дифференциальный усилитель, представленный в структуре патента фирмы Texas Instruments US 6.529.076, 2003 г., который содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 входами, первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 источник опорного тока, включенный между входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, и второй 9 шиной источника питания.

Существенный недостаток известного ДУ фиг. 1 состоит в том, что при больших импульсных входных сигналах он имеет невысокое быстродействие по первому 4 и второму 5 токовым выходам. Это не позволяет выполнять на основе ДУ фиг. 1 различные быстродействующие аналоговые устройства, например, операционные усилители, компараторы, коммутаторы разрядных токов ЦАП и т.п.

Основная задача предполагаемого изобретения состоит в создании условий, при которых в ДУ фиг. 1 обеспечиваются большие уровни выходных импульсных токов. Это увеличивает скорость перезаряда паразитных емкостей в цепи первого 4 и второго 5 токовых выходов, связанных с двухполюсниками нагрузки R_н1, R_н2. В конечном итоге данный эффект оказывает положительное влияние на быстродействие ряда аналоговых устройств с заявляемым дифференциальным усилителем.

Поставленная задача решается тем, что в дифференциальном усилителе фиг. 1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 входами, первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 источник опорного тока, включенный между входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, и второй 9 шиной источника питания, предусмотрены новые элементы и связи – в схему введен первый 10 дополнительный транзистор, база которого соединена с первым 2 входом входного дифференциального каскада 1, коллектор согласован со второй 9 шиной источника питания, а эмиттер соединен с первой 6 шиной источника питания через первый 11 дополнительный источник опорного тока и связан с входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, через первый 12 дополнительный корректирующий конденсатор, второй 3 вход устройства соединен с базой второго 13 дополнительного транзистора, причем коллектор второго 13 дополнительного транзистора согласован со второй 9 шиной источника питания, эмиттер подключен к первой 6 шине источника питания через второй 14 дополнительный источник опорного тока и связан с входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, через второй 15 дополнительный корректирующий конденсатор.

На чертеже фиг. 1 представлена схема ДУ-прототипа.

На чертеже фиг. 2 показан быстродействующий дифференциальный усилитель в соответствии с п. 1 формулы изобретения.

На чертеже фиг. 3 приведен первый пример применения быстродействующего дифференциального усилителя фиг. 2 в операционном усилителе на основе трех токовых зеркал 20, 21, 22.

На чертеже фиг. 4 представлен ОУ фиг. 3 с предлагаемым дифференциальным каскадом в среде LTspice при t= 27°C, I1= 200мкА, R1=1МОм, I2= I3= 100мкА.

На чертеже фиг. 5 приведена логарифмическая амплитудная характеристика ОУ (ЛАЧХ) фиг. 4.

На чертеже фиг. 6 в мелком масштабе показаны переходные процессы в ОУ фиг. 4 в среде LTspice при t= 27°C, I1= 200мкА, R1=1МОм, I2= I3= 100мкА, Ск=5пФ, Vсс= -Vee=5 В и разных значениях емкостей первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1=С2=0пФ;5пФ;10пФ;25пФ;50пФ).

На чертеже фиг. 7 в крупном масштабе представлены переходные процессы в ОУ фиг. 4 (передний фронт) в среде LTspice при t= 27°C, I1= 200мкА, R1=1МОм, I2= I3= 100мкА, Vсс= -Vee=5 В и разных значениях емкостей первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1= С2=0пФ; 5пФ; 10пФ; 25пФ; 50пФ; 100пФ; 200пФ; 300пФ).

На чертеже фиг. 8 в крупном масштабе приведены переходные процессы в ОУ фиг. 4 (задний фронт) в среде LTspice при t= 27°C, I1= 200мкА, R1=1МОм, I2= I3= 100мкА, Vсс= -Vee=5 В и разных значениях емкостей первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1= С2=0пФ; 5пФ; 10пФ; 25пФ; 50пФ; 100пФ; 200пФ; 300пФ).

На чертеже фиг. 9 представлена таблица 1, в которой приведены численные значения максимальной скорости нарастания выходного напряжения ОУ фиг. 4 при R1=1Мом, амплитуде входного импульса 3В, Ск=5пФ и разных значениях емкостей первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1=С2=0; 5пФ; 10пФ; 25пФ; 50пФ).

На чертеже фиг. 10 показана вторая модификация ОУ с быстродействующим дифференциальным усилителем фиг. 2 в среде LTspice при t=27°C, Ск=5пФ, I1= 200мкА, Rн=10кОм, I2= I3= 100мкА, Vсс= -Vee=10 В, входном импульсном сигнале с амплитудой 3В, С1= С2=0пФ;5пФ;10пФ;25пФ;50пФ.

На чертеже фиг. 11 приведена логарифмическая амплитудно-частотная характеристика (ЛАЧХ) ОУ фиг. 10.

На чертеже фиг. 12 представлены переходные процессы в ОУ фиг.10 (передний фронт) в среде LTspice при t= 27°C, Ск=5пФ, I1= 200мкА, Rн=10кОм, I2= I3= 100мкА, Vсс= -Vee=10 В и разных значениях емкости первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1= С2=0пФ;5пФ;10пФ;25пФ).

На чертеже фиг. 13 показаны переходные процессы в ОУ фиг. 10 (задний фронт) в среде LTspice при t= 27°C, Ск=5пФ, I1= 200мкА, Rн=10кОм, I2= I3= 100мкА, Vсс= -Vee=10В и разных значениях емкости первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1= С2=0пФ;5пФ;10пФ;25пФ).

На чертеже фиг. 14 представлена таблица 2, в которой приведены численные значения максимальной скорости нарастания выходного напряжения ОУ фиг. 10 при сопротивлении нагрузки Rн=10кОм, амплитуде входного импульса 3В, Ск=5пФ и разных значениях емкостей первого 12 и второго 15 дополнительных корректирующих конденсаторов (С1=С2=5пФ;10пФ;25пФ).

На чертеже фиг. 15 представлен третий пример применения быстродействующего дифференциального усилителя фиг. 2 в арсенид-галлиевом ОУ. Здесь показан статический режим ОУ при I1÷I3 = 200мкА, V1 = 6.5В, C1÷C2 = 0пФ, C_k = 3пФ, vcc= +10 В, vee = -10 В.

На чертеже фиг. 16 показана логарифмические амплитудно-частотные характеристики разомкнутого и замкнутого ОУ фиг. 15.

На чертеже фиг. 17 приведены графики переднего фронта переходного процесса в ОУ фиг. 15 при входном импульсном сигнале с амплитудой 3 В и разных значениях емкостей первого 12 и второго 15 дополнительных корректирующих конденсаторов (C1÷C2 = 0пФ, 5пф, 10пФ).

Быстродействующий дифференциальный усилитель фиг. 2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 входами, первым 4 и вторым 5 токовыми выходами, согласованными с первой 6 шиной источника питания, первый 7 источник опорного тока, включенный между входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, и второй 9 шиной источника питания. В схему введен первый 10 дополнительный транзистор, база которого соединена с первым 2 входом входного дифференциального каскада 1, коллектор согласован со второй 9 шиной источника питания, а эмиттер соединен с первой 6 шиной источника питания через первый 11 дополнительный источник опорного тока и связан с входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, через первый 12 дополнительный корректирующий конденсатор, второй 3 вход устройства соединен с базой второго 13 дополнительного транзистора, причем коллектор второго 13 дополнительного транзистора согласован со второй 9 шиной источника питания, эмиттер подключен к первой 6 шине источника питания через второй 14 дополнительный источник опорного тока и связан с входным узлом 8 входного дифференциального каскада 1, по которому устанавливается статический режим его транзисторов, через второй 15 дополнительный корректирующий конденсатор. Двухполюсники 16 и 17 моделируют свойства нагрузки дифференциального усилителя (R_н1, R_н2), например, второго каскада ОУ, и могут иметь резистивную и емкостную составляющие.

В частном случае входной дифференциальный каскад 1 может быть реализован как на биполярных 18, 19 [1-8], так и на полевых [9-15] транзисторах.

Рассмотрим работу ДУ фиг. 2, а также его влияние на характеристики операционных усилителей разных модификаций.

В статическом режиме, например, при подключении первого 2 и второго 3 входов ДУ фиг. 2 к общей шине источников питания, статические токи первого 4 и второго 5 токовых выходов равны половине статического тока первого 7 источника опорного тока. За счет рационального выбора токов первого 11 и второго 14 дополнительных источников опорного тока в схеме фиг. 2 можно обеспечить малые значения входного тока по входу 2 и по входу 3. Если на первый 2 вход подается большой импульсный сигнал u_вх, то это приводит практически к мгновенному запиранию входного дифференциального каскада по второму 5 токовому выходу и появлению большого импульсного тока через второй 15 дополнительный корректирующий конденсатор, который передается в эмиттер второго 13 дополнительного транзистора и далее замыкается на вторую 9 шину источника питания. В этом случае максимальный ток первого 4 токового выхода принимает большие значения, что обеспечивает быстрый перезаряд емкостной составляющей нагрузки 16.

При отрицательных импульсных сигналах на первом 2 входе обеспечивается форсирование процесса перезаряда емкостной составляющей двухполюсника нагрузки 17.

Таким образом, предлагаемый дифференциальный усилитель обеспечивает более быстрый перезаряд паразитных конденсаторов в структуре двухполюсников нагрузки 16 и 17.

В качестве входных транзисторов входного дифференциального каскада 1 могут применяться BJT, КМОП, КНИ и другие существующие модификации транзисторов, в т.ч. на широкозонных полупроводниках.

Представляет существенный интерес исследование эффективности применения предлагаемого дифференциального усилителя фиг. 2 в структуре нескольких классических операционных усилителей, например, фиг. 3 (фиг.4). В частном случае схема фиг.3 содержит три дополнительных токовых зеркала 20, 21, 22, корректирующий конденсатор 23 и буферный усилитель 24, потенциальный выход 25 которого является выходом ОУ. Компьютерное можелирование схемы ОУ фиг. 3, представленное на чертежах фиг. 4, фиг. 5, фиг. 6, показывает, что первый 12 и второй 15 дополнительные корректирующие конденсаторы (С1, С2) во входном дифференциальном усилителе существенно уменьшают время установления переходного процесса в ОУ и увеличивают более чем в 300 раз максимальную скорость нарастания его выходного напряжения (см.фиг. 9).

Компьютерное моделирование второй модификации ОУ (фиг.10) с предлагаемым дифференциальным усилителем фиг. 2, представленное на чертежых фиг. 11, фиг.12, фиг. 13, позволяет сделать вывод о том, что схема фиг. 2 увеличивает быстродействие второй модификации ОУ более чем в 1000 раз (см. фиг. 14).

Важно отметить, что дифференциальный усилитель фиг. 2 увеличивает максимальную скорость нарастания выходного напряжения у многих других модификаций ОУ, в т.ч. на GaAs технологическом процессе (фиг. 15, третья модификация ОУ). Компьютерное моделирование такого ОУ, представленное на графиках фиг. 16, фиг. 17, показывает, что введение первого 12 и второго 15 дополнительных корректирующих конденсаторов увеличивает быстродействие арсенид-галлиевого ОУ более чем в 40 раз.

Таким образом, заявляемое устройство имеет существенные преимущества по быстродействию в сравнении с ДУ-прототипом при его использовании в аналоговых схемах, например, в структурах операционных усилителей, компараторов, стабилизаторов напряжения и др..

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 3.644.838, fig. 2, 1972 г. (BJT)

2. Патент US 5.153.529, fig. 1, 1992 г. (BJT)

3. Патент US 5.610.557, fig. 1, 1997 г. (BJT)

4. Патент RU 2474953, fig. 2, 2013 г. (BJT)

5. Патент US 4.600.893, fig. 4, 1986 г. (BJT)

6. Патент US 6.529.076, 2003 г. (BJT)

7. Патент US 5.327.100, 1994 г. (BJT)

8. Патент 4.658.159, fig. 1, 1987 г. (BJT)

9. Патент US 6.018.268, fig. 1, 1998 г. (КМОП)

10. Патент US 5.805.021, fig. 26, 1998 г. (КМОП)

11. Патент US 6.304.143, fig. 4, 2001 г. (КМОП)

12. Патент US 5.734.296, fig. 3, 1998 г. (КМОП)

13. Патент US 6.580.325, fig. 3, 2003 г. (КМОП)

14. Патент EP 1083655, fig. 5, 2001 г. (КМОП)

15. Патент US 8.188.792, fig. 1А, 2012 г. (КМОП).

Изобретение относится к области радиотехники. Технический результат: обеспечение высоких уровней выходных импульсных токов. Для этого предложен дифференциальный усилитель, который содержит входной каскад (1) с входами и токовыми выходами, первый (7) источник тока, включенный между входным узлом (8) входного каскада (1) и второй (9) шиной. В схему введен первый (10) дополнительный транзистор, база которого соединена с первым (2) входом входного каскада (1), коллектор согласован со второй (9) шиной, а эмиттер соединен с первой (6) шиной через первый (11) дополнительный источник тока и связан с входным узлом (8) входного каскада (1) через первый (12) дополнительный конденсатор, второй (3) вход устройства соединен с базой второго (13) дополнительного транзистора, причем коллектор второго (13) дополнительного транзистора согласован со второй (9) шиной, эмиттер подключен к первой (6) шине через второй (14) дополнительный источник тока и связан с входным узлом (8) входного каскада (1) через второй (15) дополнительный конденсатор. 17 ил.

Быстродействующий дифференциальный усилитель, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) входами, первым (4) и вторым (5) токовыми выходами, согласованными с первой (6) шиной источника питания, первый (7) источник опорного тока, включенный между входным узлом (8) входного дифференциального каскада (1), по которому устанавливается статический режим его транзисторов, и второй (9) шиной источника питания, отличающийся тем, что в схему введен первый (10) дополнительный транзистор, база которого соединена с первым (2) входом входного дифференциального каскада (1), коллектор согласован со второй (9) шиной источника питания, а эмиттер соединен с первой (6) шиной источника питания через первый (11) дополнительный источник опорного тока и связан с входным узлом (8) входного дифференциального каскада (1), по которому устанавливается статический режим его транзисторов, через первый (12) дополнительный корректирующий конденсатор, второй (3) вход устройства соединен с базой второго (13) дополнительного транзистора, причем коллектор второго (13) дополнительного транзистора согласован со второй (9) шиной источника питания, эмиттер подключен к первой (6) шине источника питания через второй (14) дополнительный источник опорного тока и связан с входным узлом (8) входного дифференциального каскада (1), по которому устанавливается статический режим его транзисторов, через второй (15) дополнительный корректирующий конденсатор.