КАСКОДНЫЙ ВХОДНОЙ КАСКАД БЫСТРОДЕЙСТВУЮЩЕГО ОПЕРАЦИОННОГО УСИЛИТЕЛЯ С НЕЛИНЕЙНОЙ КОРРЕКЦИЕЙ ПЕРЕХОДНОГО ПРОЦЕССА Российский патент 2023 года по МПК H03F3/45 

Изобретение относится к области радиотехники и микроэлектроники и может быть использовано в различных аналоговых и аналого-цифровых устройствах для обработки сигналов датчиков.

В радиоэлектронной аппаратуре, приборостроении и измерительной технике находят применение быстродействующие операционные усилители (ОУ), которые определяют динамические параметры многих аналоговых интерфейсов, АЦП, драйверов линий связи и т.п. Методам повышения максимальной скорости нарастания выходного напряжения ОУ (SR) с различной архитектурой и различными входными каскадами посвящено значительное количество патентов, монографий и статей, в т.ч. [1-22].

В современной микроэлектронике широкое распространение получили каскодные входные каскады быстродействующих ОУ с цепями нелинейной коррекции [20-22], которые обеспечивают некоторое повышение SR. Предлагаемое изобретение относится к данному классу входных каскадов и решает проблему существенного увеличения SR ОУ для обеих полярностей входного сигнала за счет устранения так называемой динамической асимметрии [21]. Как показано в монографии [21, с. 118], типовой каскодный входной каскад ОУ с цепью нелинейной коррекции обеспечивает существенное повышение максимальной скорости нарастания выходного напряжения только для одной из полярностей входного импульсного напряжения.

Ближайшим прототипом (фиг. 1) заявляемого устройства является схема каскодного входного каскада, представленная в монографии «Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. – М.: Энергоатомиздат, 1983. – С. 117, рис. 3.28», также в статье «Прокопенко Н.Н. Дифференциальный операционный усилитель с повышенным быстродействием // Приборы и техника эксперимента, № 2, 1978. – С. 153, рис. 1». Операционный усилитель - прототип (фиг. 1) содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 токовые выходы устройства, согласованные с первой 5 шиной источника питания, первый 6 входной транзистор, база которого соединена с первым 1 входом устройства, а коллектор соединен с эмиттером первого 7 выходного транзистора, второй 8 входной транзистор, база которого соединена со вторым 2 входом устройства, а коллектор соединен с эмиттером второго 9 выходного транзистора, первый 10 источник опорного тока, который включен между объединенными эмиттерами первого 6 и второго 8 входных транзисторов и второй 11 шиной источника питания, третий 12 входной транзистор, база которого подключена к первому 1 входу устройства, а эмиттер через первый 13 вспомогательный резистор соединен с эмиттером второго 9 выходного транзистора, причем коллектор третьего 12 входного транзистора связан с третьим 14 токовым выходом устройства, согласованным со второй 11 шиной источника питания, четвертый 15 входной транзистор, база которого связана со вторым 2 входом устройства, а эмиттер через второй 16 вспомогательный резистор подключен к эмиттеру первого 7 выходного транзистора, причем коллектор четвертого 15 входного транзистора связан с четвертым 17 токовым выходом устройства, согласованным со второй 11 шиной источника питания, первый 18 вспомогательный транзистор, база которого соединена с эмиттерами первого 6 и второго 8 входных транзисторов, коллектор подключен ко второй 11 шине источника питания, а эмиттер связан с объединенными базами первого 7 и второго 9 выходных транзисторов через цепь согласования потенциалов 19, причем базы первого 7 и второго 9 выходных транзисторов связаны с первой 5 шиной источника питания через второй 20 источник опорного тока.

Следует отметить, что входные дифференциальные каскады с цепями нелинейной коррекции переходных процессов достаточно популярны в современных микроэлектронных ОУ и являются основой многих быстродействующих микросхем [20,21]. Однако из-за наличия паразитной емкости С_р1 в цепи следящей связи по синфазному сигналу известные ДК фиг. 1 обеспечивают существенное повышение SR только для одной из полярностей сигнала. Как следствие, известные схемы ОУ с нелинейной коррекцией реализуют предельные параметры по максимальной скорости нарастания выходного напряжения (SR) только для одной из полярностей входного импульсного сигнала большой амплитуды. Данный недостаток подробно описан в монографии Полонникова Д.Е. [21, с. 118], подготовленной по результатам научных исследований Института проблем управления РАН (г. Москва).

Таким образом, существенный недостаток известного входного каскада быстродействующего дифференциального ОУ фиг. 1 состоит в том, что для одной из полярностей входного импульсного сигнала большой амплитуды он обеспечивает повышение SR в несколько раз, в то время как для другой полярности импульсного сигнала SR ОУ с данным входным каскадом увеличивается в десятки-сотни раз [21]. Это ограничивает применение известного схемотехнического решения в универсальных ОУ и обусловлено малыми значениями токов перезаряда паразитного конденсатора С_р1 в цепи следящей связи по синфазному сигналу, устанавливающей статический режим первого 12 и второго 13 выходных транзисторов. По многим причинам этот ток не может выбираться большим.

Основная задача предлагаемого изобретения состоит в повышении предельных значений SR в ОУ с предлагаемым входным каскадом как для положительной, так и для отрицательной полярностей входного импульсного сигнала без ухудшения энергетических параметров ОУ в статическом режиме, а также без использования дорогостоящих СВЧ технологических процессов его изготовления, обеспечивающих уменьшение паразитных емкостей схемы ОУ (С_р1, С₀).

Поставленная задача достигается тем, что в каскодном входном каскаде операционного усилителя фиг.1, содержащем первый 1 и второй 2 входы устройства, первый 3 и второй 4 токовые выходы устройства, согласованные с первой 5 шиной источника питания, первый 6 входной транзистор, база которого соединена с первым 1 входом устройства, а коллектор соединен с эмиттером первого 7 выходного транзистора, второй 8 входной транзистор, база которого соединена со вторым 2 входом устройства, а коллектор соединен с эмиттером второго 9 выходного транзистора, первый 10 источник опорного тока, который включен между объединенными эмиттерами первого 6 и второго 8 входных транзисторов и второй 11 шиной источника питания, третий 12 входной транзистор, база которого подключена к первому 1 входу устройства, а эмиттер через первый 13 вспомогательный резистор соединен с эмиттером второго 9 выходного транзистора, причем коллектор третьего 12 входного транзистора связан с третьим 14 токовым выходом устройства, согласованным со второй 11 шиной источника питания, четвертый 15 входной транзистор, база которого связана со вторым 2 входом устройства, а эмиттер через второй 16 вспомогательный резистор подключен к эмиттеру первого 7 выходного транзистора, причем коллектор четвертого 15 входного транзистора связан с четвертым 17 токовым выходом устройства, согласованным со второй 11 шиной источника питания, первый 18 вспомогательный транзистор, база которого соединена с эмиттерами первого 6 и второго 8 входных транзисторов, коллектор подключен ко второй 11 шине источника питания, а эмиттер связан с объединенными базами первого 7 и второго 9 выходных транзисторов через цепь согласования потенциалов 19, причем базы первого 7 и второго 9 выходных транзисторов связаны с первой 5 шиной источника питания через второй 20 источник опорного тока, предусмотрены новые элементы и связи – между объединенными базами первого 7 и второго 9 выходных транзисторов и объединенными эмиттерами первого 6 и второго 8 входных транзисторов включен дополнительный корректирующий конденсатор 21.

На чертеже фиг. 1 представлена схема каскодного ДК-прототипа, а на чертеже фиг.2 - схема каскодного входного каскада быстродействующего ОУ с нелинейной коррекцией в соответствии с формулой изобретения.

На чертеже фиг. 3 приведена схема включения заявляемого каскодного входного каскада фиг. 2 в операционный усилитель с тремя токовыми зеркалами.

На чертеже фиг. 4 показан статический режим ОУ фиг. 3 в среде LTSpice на моделях транзисторов базового матричного кристалла MH2XA031_25.01.21 при 27°С, резисторах R1=R2=100 Ом, R3=1 МОм, источниках опорного тока I1=400мкА, I2=100мкА, конденсаторах С1=1пФ, Ск1=0Ф, Cp=1пФ шине питания V1=V2=±5В.

На чертеже фиг. 5 представлены логарифмические амплитудно-частотные характеристики коэффициентов усиления разомкнутого и замкнутого ОУ фиг. 4 при С1=1пФ, Сk1=0пФ, Сp1=1пФ.

На чертеже фиг. 6 приведен передний фронт переходного процесса в ОУ фиг. 4

На чертеже фиг. 7 показан задний фронт переходного процесса в ОУ фиг. 4.

Каскодный входной каскад быстродействующего операционного усилителя с нелинейной коррекцией переходного процесса фиг.2 содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 токовые выходы устройства, согласованные с первой 5 шиной источника питания, первый 6 входной транзистор, база которого соединена с первым 1 входом устройства, а коллектор соединен с эмиттером первого 7 выходного транзистора, второй 8 входной транзистор, база которого соединена со вторым 2 входом устройства, а коллектор соединен с эмиттером второго 9 выходного транзистора, первый 10 источник опорного тока, который включен между объединенными эмиттерами первого 6 и второго 8 входных транзисторов и второй 11 шиной источника питания, третий 12 входной транзистор, база которого подключена к первому 1 входу устройства, а эмиттер через первый 13 вспомогательный резистор соединен с эмиттером второго 9 выходного транзистора, причем коллектор третьего 12 входного транзистора связан с третьим 14 токовым выходом устройства, согласованным со второй 11 шиной источника питания, четвертый 15 входной транзистор, база которого связана со вторым 2 входом устройства, а эмиттер через второй 16 вспомогательный резистор подключен к эмиттеру первого 7 выходного транзистора, причем коллектор четвертого 15 входного транзистора связан с четвертым 17 токовым выходом устройства, согласованным со второй 11 шиной источника питания, первый 18 вспомогательный транзистор, база которого соединена с эмиттерами первого 6 и второго 8 входных транзисторов, коллектор подключен ко второй 11 шине источника питания, а эмиттер связан с объединенными базами первого 7 и второго 9 выходных транзисторов через цепь согласования потенциалов 19, причем базы первого 7 и второго 9 выходных транзисторов связаны с первой 5 шиной источника питания через второй 20 источник опорного тока, отличающийся тем, что между объединенными базами первого 7 и второго 9 выходных транзисторов и объединенными эмиттерами первого 6 и второго 8 входных транзисторов включен дополнительный корректирующий конденсатор 21.

На чертеже фиг. 3 первый 3 токовый выход соединен со входом первого 22 дополнительного токового зеркала, согласованного с первой 5 шиной источника питания, а второй 4 токовый выход устройства связан со входом второго 23 дополнительного токового зеркала, которое также согласовано в первой 5 шиной источника питания, выход первого 22 дополнительного токового зеркала соединен со входом третьего 24 дополнительного токового зеркала. Причем выходы второго 23 и третьего 24 дополнительных токовых зеркал соединены со входом дополнительного буферного усилителя 25 и интегрирующим корректирующим конденсатором 26, а выход 27 дополнительного буферного усилителя 25 является потенциальным выходом операционного усилителя.

Рассмотрим работу предлагаемого каскодного входного каскада быстродействующего ОУ на чертеже фиг. 2.

Большой импульсный сигнал на первом 1 входе каскодного входного каскада (фиг. 2) практически без задержки по времени передается на базу первого 18 вспомогательного транзистора. При этом данный транзистор практическим мгновенно запирается, а паразитный конденсатор С_р1 в цепи базы первого 7 выходного транзистора заряжается током второго 20 источника опорного тока и током i_cк1⁽⁺⁾>>I₂₀ через дополнительный корректирующий конденсатор 21:

Как следствие, потенциал на базе первого 7 выходного транзистора u_A имеет «более прямоугольную форму», что приводит к быстрому изменению его тока эмиттера через второй 16 вспомогательный резистор и, как следствие, тока эмиттера четвертого 15 входного транзистора и выходного тока четвертого 17 токового выхода устройства. В результате формируется достаточно крутой фронт выходного тока i_R⁽⁺⁾ в цепи первого 3 токового выхода, что способствует повышению быстродействия входного каскада по первому 3 токовому выходу и четвертому 17 токовому выходу. К данным токовым выходам могут подключаться токовые зеркала, обеспечивающие передачу сигналов в выходной высокоимпедансный узел ОУ.

О высоком быстродействии предлагаемого каскодного входного каскада в структуре одного из типовых ОУ (фиг. 3) свидетельствуют графики переходных процессов на чертеже фиг. 6 (передний фронт переходного процесса в ОУ фиг. 4), из которых можно определить, что максимальная скорость нарастания выходного напряжения ОУ увеличивается за счет нового входного каскада с 98,2 В/мкс до 1143 В/мкс. Это более чем в 10 раз превышает SR ОУ с классическим каскодным входным каскадом (см. фиг. 6). При этом предельные значения SR для отрицательного входного импульсного сигнала (при идеальных токовых зеркалах 22,23,24, фиг. 3) превышают 13333,3 В/мкс.

Таким образом, предлагаемый каскодный входной дифференциальный каскад в структуре, например, классического операционного усилителя, компаратора напряжений или коммутатора токов цифро-аналоговых преобразователей, обладает существенными преимуществами по динамическим параметрам в режиме большого сигнала. При этом, данный положительный эффект обеспечивается без увеличения статического тока потребления ДК.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 5.399.991, fig. 2, 1995 г.

2. Патентная заявка US 2005/0024149, fig. 4, 2005 г.

3. Патент US 6.492.870, fig. 2, 2002 г.

4. Патент US 6.278.326, fig.11, 2001 г.

5. Патент US 6.294.958, 2001 г.

6. Патентная заявка US 2004/0232968, fig. 12, 2004 г.

7. Патент US 6.429.744, 2002 г.

8. Патент US 5.510.754, fig. 2, 1996 г.

9. Патентная заявка US 2004/0212430, fig. 2, 2004 г.

10. Патентная заявка US 2002/0011875, fig. 1, 2002 г.

11. Патент US 6.542.032, fig.2, fig.3, 2003 г.

12. Патент US 5.150.074, fig. 1, 1992 г.

13. Патент US 5.374.897, fig. 4, 1994 г.

14. Патент US 5.512.859, fig. 4, 1996 г.

15. Патент US 6.459.338, fig. 2, 2002 г.

16. Патент US 6.262.633, fig. 2a, 2001 г.

17. Патентная заявка US 2005/0128000, fig. 2, 2005 г.

18. Патент US 6.710.655, fig. 3, 2004 г.

19. Патентная заявка US 2010/0225393, fig. 1B, 2010 г.

20. Операционные усилители с непосредственной связью каскадов : монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.

21. Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. – М.: Энергоатомиздат, 1983. – С. 117, рис. 3.28

22. Прокопенко Н.Н. Дифференциальный операционный усилитель с повышенным быстродействием // Приборы и техника эксперимента, № 2, 1978. – С. 153, рис. 1

Изобретение относится к области радиотехники и микроэлектроники. Технический результат: повышение предельных значений максимальной скорости нарастания выходного напряжения в операционном усилителе (ОУ). Для этого предложен каскодный входной каскад быстродействующего операционного усилителя с нелинейной коррекцией переходного процесса, который содержит первый (1) и второй (2) входы устройства, первый (3) и второй (4) токовые выходы устройства, согласованные с первой (5) шиной источника питания, первый (6) входной транзистор, первый (7) выходной транзистор, второй (8) входной транзистор, второй (9) выходной транзистор, первый (10) источник опорного тока, вторую (11) шину источника питания, третий (12) входной транзистор, первый (13) вспомогательный резистор, третий (14) токовый выход устройства, четвертый (15) входной транзистор, второй (16) вспомогательный резистор, четвертый (17) токовый выход, первый (18) вспомогательный транзистор, цепь согласования потенциалов (19), второй (20) источник опорного тока и дополнительный корректирующий конденсатор (21). 7 ил.

Каскодный входной каскад быстродействующего операционного усилителя с нелинейной коррекцией переходного процесса, содержащий первый (1) и второй (2) входы устройства, первый (3) и второй (4) токовые выходы устройства, согласованные с первой (5) шиной источника питания, первый (6) входной транзистор, база которого соединена с первым (1) входом устройства, а коллектор соединен с эмиттером первого (7) выходного транзистора, второй (8) входной транзистор, база которого соединена со вторым (2) входом устройства, а коллектор соединен с эмиттером второго (9) выходного транзистора, первый (10) источник опорного тока, который включен между объединенными эмиттерами первого (6) и второго (8) входных транзисторов и второй (11) шиной источника питания, третий (12) входной транзистор, база которого подключена к первому (1) входу устройства, а эмиттер через первый (13) вспомогательный резистор соединен с эмиттером второго (9) выходного транзистора, причем коллектор третьего (12) входного транзистора связан с третьим (14) токовым выходом устройства, согласованным со второй (11) шиной источника питания, четвертый (15) входной транзистор, база которого связана со вторым (2) входом устройства, а эмиттер через второй (16) вспомогательный резистор подключен к эмиттеру первого (7) выходного транзистора, причем коллектор четвертого (15) входного транзистора связан с четвертым (17) токовым выходом устройства, согласованным со второй (11) шиной источника питания, первый (18) вспомогательный транзистор, база которого соединена с эмиттерами первого (6) и второго (8) входных транзисторов, коллектор подключен ко второй (11) шине источника питания, а эмиттер связан с объединенными базами первого (7) и второго (9) выходных транзисторов через цепь согласования потенциалов (19), причем базы первого (7) и второго (9) выходных транзисторов связаны с первой (5) шиной источника питания через второй (20) источник опорного тока, отличающийся тем, что между объединенными базами первого (7) и второго (9) выходных транзисторов и объединенными эмиттерами первого (6) и второго (8) входных транзисторов включен дополнительный корректирующий конденсатор (21).