Устройство для контроля оперативной памяти Советский патент 1983 года по МПК G11C29/00 

Изобретение относится к запоминающим устройствам.

.Известно устройство для контроля оперативной памяти, которое содержит схему пуска, выход которой подключен к регистру числа, счетчику адресрв и счетчику циклов, схему сравнения, выход которой соединен со схемой регистг рации, подключенной k схеме останова, элемент И 1.

Это устЕЮйство : позволяет- контролировать работу оперативного накопителя информации при помощи теста Дождь, правильность которого определяется виз-уально с помощью растра на осциллографе . Такой контроль накопителя в производственных условиях имеет тот недостаток, что в определении правильной работы накопителя по тесту Дождь всегда должен участвовать оператор.

Наиболее близким по технической сущности к изобретению является устройство, содержащее схему пуска, регистр числа, счетчик адресов, счетчик циклов, дешифратор циклов, дополните льные счетчики, схему сравнения, схему регистрации, схему останова, коммутатор .разрядов, элемент И t2J.

Недостатком этого устройства является невысокая достоверность контроля.

так как контроль накопителя осуществляется только прямым кодом теста Дождь. Это снижает надежность устройства.

Цель изобретения - повышение надежности устройства.

Поставленная цель достигается тем, что в устройство для контроля оперативной памяти, содержащее ре5истр

10 числа, счетчик адресов, счетчик цикН лов, блоки местного управления,, первый счетчик импульсов, дешифратор дик.-: лов, второй счетчик импульсов, блок регистрации, первый коммутатор, эле15мент И и схему сравнения, причем выход счетчика адресов подключен к входу счетчика циклов, выходы которого соединены с входами первого счетчика импульсов и дешифратора циклов, вы20ход которого подкл1йчен к первому входу элемента И, входы схемы сравие ния соединены с вьпсодами счетчиков импульсов, а выход подключен к входу блока регистрации, выход которого

25 соединен с входом одного из блоков . Местного управления, выход которогчэ подключен к одному из входов второго, счетчика импульсов, другой вход которого соединен с выходом элемента И,

30 управляю1цие входы регистра числа и счетчиков соединены с выходом другог блока местного управления, входы пер вого коммутатора, регистра числа и счетчика адресов являются входами устройства, выходами которого являют ся выходы регистра числа и счетчика адресов, введены счетный, триггер, второй коммутатор и элемент НЕ, вход котс рого подключе.н к выходу первого коммутатора и первому информационном входу второго коммутатора, а выход соединен с вторым информационным вхо дом второго коммутатора, управляющие входа которого подключены к выходам счетного триггера, вход которого под ключен к выходу первого счетчика импульсов, второй вход элемента И соед нен с выходом второго коммутатора. На чертеже приведена функциональная схема устройства для контроля оперативной памяти. . Устройство содержит блок 1 местно го Управления, служащий для пуска устройства, регистр 2 числа, счетчик 3 адресов, счетник 4 циклов, дешифра тор 5 циклов,первый счетчик 6 импуль-i сов, второй счетчик 7 импульсов, схе му 8 сравнения, блок -9 регистрации, первый коммутатор 10, элемент НЕ 11, блок 12 местного управления, служащи для останова устройства, второй коммутатор 13, элемент И 14 и счетный триггер 15, К входам и выходам устройства подключен блок 16 контролиру емой оперативной памяти. ,Устройство работает следующим образом. Блок 1 совместно с блоком 16, регистром 2 числа, счетчиком 3 адресов обеспечивает получение прямого и инверсного теста Дождь. Переполнение счетчика. 3 адресов означает прохождение одного малого цикла. Импульсы переполнения счетчик 3 адресов подсчитываются счетчиком 4 циклов. Переполнение счетчика 4 циклов означает прохождение одного боль шого цикла. Импульсы переполнения счетчика 4 циклов подсзчитываются сче чиком 6. На время последнего малого цикла в каждом большом цикле дешифратор 5 циклов дает разрешающий сигнал на элемент И 14,на который через коммутатор 10 и коммутатор 13 в случае прохождения прямого теста Дождь поступают считанные из выбранного разряда единицы. Считанные за время последнего малого цикла единицы подсчитываются .счетчиком 7. Схема 8 сравнения срав нивает два кода - код счетчика 6 и код счетчика 7 после окончания каждого большого цикла. Результат сравнения поступает в блок 9 регистрации, который в случае сравнения вырабатывает команду устаjiOBKH в ноль, необходиг- ю для дальнейщей правильной работы счетчика 7. В случае несравнения фиксируется непрохождение теста. Таким образом, сущность проверки прохождения прямого теста Дождь заключается в том, что после прохождения большого цикла накопитель за--.. полняется таким количеством единиц, которое точно соответствует номеру прошедшего большого цикла. Хранение номера прошедшего большого цикла и подсчет единиц в выбранном разряде блока 16 во время прохождения каждого последнего малого цикла дают возможность судить о правильности прохождения теста, если выполняется равенство количества единиц в разряде после прохождения последнего малого цикла номеру прошедшего большого цикла. После окончания прямого теста Дождь счетчик 6 оказывается переполненным и импульс переполнения переключает счетный триггер 15, который в свою очередь переключает коммутатор 13. При этом при прохождении инверсного теста Дождь из блока 16 будут считываться нули, которые при прохождении коммутатора 10 и элемента НЕ 11 будут преобразованы в единицы. Таким образом, счетчик 7 во время прохождения последнего малого цикла в каждом большом цикле будет подсчи- . тывать количество нулей. В остальном при прохождении инверсного теста Дождь работа предлагаемого устройства не отличается от работы при прохождении прямого теста Дождь, Таким образом, введение в устройство счетного триггера, второго коммутатора и элемента НЕ позволяет существенно повысить достоверность контроля за счет проверки блока памяти как прямым, так и инверсным кодом типа Дождь. Формула изобретения Устройство для контроля оперативной памяти, содержащее регистр числа, счетчик адресов, счетчиК циклов, блоки местного управления, первый счетчик импульсов, дешифратор циклов, второй счетчик импульсов, блок регистрации, первый коммутатор, элемент И и схему сравнения, причем выход счетчика адресов подключен к входу счетчика циклов, выходы которого соединены с входами первого счетчика импульсов и дешифратора циклов, выход которого подключен к первому входу элемента И, входы схемьа сравнения соединены с выходами счетчиков импульсов, а выход подключен к входу блока регистрации, выход которого соединен с входом одного из блоков местного управления, выход которого подключен К одному из входов второго счетчика импульсов, другой вход которого соединен с выходом элемента И, управляющие входы регистра числа и счетчиков соединены с выходом другого блока местного управления, входы первого коммутатора, регистра числа и счетчика адресов являются входами устройства, выходс1ми которого являются выходы регистра числа и счетчика адресов, отличающееся тем, что с целью пбвышения надежности устройства, в него введены счетный триггер, второй коммутатор и элемент НЕ, вход которого подключен к выходу первого коммутатора и первому информационному входу второго коммутатора, а выход соединен с вторым информационным BXOv дом второго коммутатора, управляющие входы которого подключены к выходам счетного триггера, вход которого подг ключен к выходу первого счетчика импульсов, второй вход элемента И соединен с выходом второго коммутатора. источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР 547837, кл. G 11 С 29/00, 1975. 2.Авторское свидетельство СССР № 443414, кл. G 11 С 29/00, 1972 (прототип).