Устройство для вычисления цепных дробей Советский патент 1983 года по МПК G06F17/10 

Изобретение огносигся к вычислительной технике и может быть использовано при конструировании и разработ ке специапизированньк вычислительных устрсЛств, предназначенных для вычисления цепных пробей виаа

Р-1

Ра

л

Р

VvP fV

гае Р , ( - коэффициенты цепной аробч в общем случае, переменны© во времени

Известно устройство для вычисления цепных дробей, содержащее один канал, состоящий из одного или нескольких цифровых интеграторов. Этот канал последовагельно используется для вычисления всех h звеньев цепной дроби П 3

Недостатком этого устройства является малое быстродействие.

Наиболее близким по те.хнической суш ности к предлагаемому является устройство, содержащее И каналов, каждый из которых содержит четыре интегратора и сумматор, выход которого соединен с входом приращений подынтегральной функции первого интеграторе, выход поцьштегральной функции первого интегратора соединен с выходом результата устройства, первый вход сумматора соединен с выходом второго интегратора, вход подьштегральной функции которого соединен с соответсгвуюшим входом коэффициента устройства, вход подьштегральной функции третьего интегратора подключен к соответствую цему входу коэффициента устройства, а вход приращений переменной четвертого интегратора соединен с входом независимой пере- менной устройства t 2 J .

Работа такого устройства основана н параллельном решении системы разностных уравнений

K(,vif(v..

,...,,j -0;r {... -i--- Ai постоянный итерационный параметр.

Быстродействие устройства определяется скоростью сходимости такого алгоритма:

t

evi max fM(

Н

где 2 - число итераций для получения значений Уц с погрешностью 6

Недостатком этого устройства явля- i ется низкое быстродействие, т.к. требуется значительное число с итераций для вычислений

5 Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство, содержащее И каналов, каждый из которых содержит четыре ин- О тегратора и первый сумматор, выход которого соединен с входом приращений подынтегральной функции первого интегратора, причем выход подьштегральной функции первого интегратора соединен 5 с выходом результата устройства, nepvвый вход первого сумматора соединен с выходом второго интегратора, вход подьштегральной функции которого соединен с соответствующим входом

0 коэффициента устройства, вход подьштег. ральной функции третьего интегратора подключен к соответствующему входу коэффициента устройства, а вход приращений независимой переменной четвер.5 того интегратора соединен с входом независимой переменной устройства, в каждый канал введены второй и третий сумматоры и пятый интегратор, вход приращений подьштегральной функции ко-

0 торого объединен с входом приращений подьштегральной функции четвертого интегратора и соединен с выходом второго сумматора, инверсный выход соединен с первым входом второго сумматора, а

5 вход приращений независимой переменной объединен с входом приращений независимой переменной первого интегратора и соединен с выходом третьего интегратора, вход приращений подьштегральной функции

0 которого соединен с въпсодом третьего сумматора, первый вход которого соединен с выходом первого сумматора последующего канала, а второй вход - с соответствующим входом приращений коэффи-

5 циента устройства, причем вход приращений независимой переменной третьего интегратора объединен с входом приращений независимой переменной второго интегратора и с вторым входом второго сум- матора и соединен с выходом четвертого интегратора, а вход приращей подынтегральной функции второго интегратора подключен к соответствующему входу приращения коэффициента устройства, инверсный выход первого интегратора соединен с вторым входом первого сум-. матора.

На чертеже представлена функциональная схема предлагаемого устройства. 1 Устройство соцержит ингеграгоры 1-5, сумматоры 6-8. На вход 9 коэффициента усгройсгва попаегся значение Рц , на вхоа 10 приращений коэффициента усгройсгва , на вход 11 коэффициента устройства (, на вхоц 12 приращений коэффициента устройства Дс Вхоцы приращений независимой переменной интеграторов 4 во всех и каналах объединены и соединены к входу 13 независимой переменной усгройсгва. С выхода 14 результата снимается .резуль тат вычислений. В устройстве вычислительный процес описывается следующей системой разностных уравнений 1Ke-i4-i)(3uK-)) ДГкГ -(л() ((-n)(i-i) где41 1 «Vf,C. Параметр-С-к-г .(-л) вычисляется и при , В результате число итераций exiv«ax|H-(V,,,,,,-KV)T,,существенно уменыиается. Процесс вычислений сходится, если ,ynw2(,(гГ т;е. существует TK о, при котором, начиная с некоторого I Е , ДЧ () 8 и. Ч R: C1 1.... И ) являются результатом н гчислений, а V - значением вычисляемой цепной дроби. . Устройство работает следующим обра зом. Перед началом вычислений приращения , подаваемые на вход 13, откл чаются. На входы 9 подаются. начальные значения j , на входы 11 подаются на чальные значения Р., в интеграторы 4 задаются начальные значения Т, а в интеграторы 1 задаются начальные значения У К jj (обычно нулевые). После этог на вход 13 подаются единичные прираще 484 ния независимой переменкой, которые отключаются в тот момент, когцаД б, т.е. в момент достижения требуемой точ ности вычислений. Содеркимое регистра подьштегральной функции интегратора 1 первого (верхнего) канала считывается с выхода 14-как искомое значение вычисляемой цепной дроби; ij , а соцэ1 жимое регистров подынтегральной функция интеграторов 1 остальных каналов считмвается как значения сортветствуюших подходящих дробей. В это же время на входы 10 и 12 подаются приреоцения . ,лР/)(. В ре истрах подьштегральных функций соответствующих интегралов формируются новые значения I (+1 ЧкГПосле этого на вход 13 вновь подаются единичные приращения независимой ма щинной переменной и описанные операции повторяются до тех пор, пока не перестанут изменяться коэффициенты (.« Введение в каждый канал известного устройства дополнительного интегратора и двух дополнительных сумматоров, установление новых связей между элементами каждого канала и между следук щими друг за другом каналами, приводит к повьщ1ению быстродействия устрсЛства, обеспечивает возможность его использования не только для вычисления обыкновенных цепных дробей с постояш1ым1С коэффициентами Pj , 9, , но и цля вычиоления дробей с коэффициентами, измевя1о щимися во времени. Повьпаение быстродействия приводит не только к расширению функциональных возможностей устрс ства, но и к повьщ1ению его эффективности, поскольку позволяет увеличить количество .задач, рещаемых им в единицу времени, и, как следствие, позволяет уменьшить затраты на одно решение. Ввецение црвых элементов в каждый канал и установление новых связей между ними, не нарушает однородность и технологич;костьустройства, что обеспечивает удобство его изготовления на основе современной интегральной технологии.

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЦЕПНЫХ ДРОБЕЙ, содержащее XV каналов, каждьй ко которьк содержит четыреинтегратора и первый сумматор, выход которого соединен с входом приращений подьштегральной функции первого интегратора, причем выход подынтегральной функции первого интегратора соединен с вькодом результата устройства, первый вход первого сумматора соединен с выходом второго интегратора, вход подынтегральной функции которого соецинеи с соответствующим входом коэффициента устройства, вход подынтег{ альной функции третьего интеграла подключен к соответствующему :входу коэффициента устройства, а вход приращений независимой переменней четверти интегратора соединен с входом I независимой переменной устройства, : отличающееся тем, что, с целью повышения быстродействия устройства, в каждый канал введены второй и третий сумматоры и пятый интегратор, вход приращен1 1 подьштегральной функции которого объединен с входом приращений подьштегральнсЛ функции четвертого интегратора и соединен с выходом второ го сумматора, инверсный выход соедийен с первым входом второго сумматора, а вход приращений независимой переменной объединен с входом приращений независимой переменной первого интеп ратора и соединен с выходом третьего интегратора, вход приращений подынтег ральной функции которого соединен с выходом третьего сумматора, первый вход которого соединен с выходом первого сумматора последующего канала, а второй вход - с соответствующим вхо-, дом приращений коэффициента устрой ства, причем BXCHI приращений незав СИМОЙ переменной третьего интергётора объединен с входом приращений незави СИМОЙ переменной второго интегратора и с вторым входом второго сумматора и соединен с выходом четвертого внтег 00 ратора, а вход приращений подынтег 1 ральной функции второго интегратора подключен к соответствующему входу 00 приращения коэффициента устройства, инверсный выход первого интегратора .соединен с вторым входом первого сум;матора.