Арифметическое устройство Советский патент 1983 года по МПК G06F7/38 

Изобретение относится к вычислительной технике и предназначено для построения на его основе специализированных ЦВМ. Известно арифметическое устройство, реализующее алгоритм Воддера N. -г.. - ; 1-И i 1 - 4 , W . /X, Л-1 М .. x. ii , , e.r-V i tSS () и позврлякяцее вычислить - . 1 V V /v 7. 4 l 4 ; h h О О e-o -cig-CVo/yo), Ci) где ,.- значения координат и угла на 4-й итерации; . - функция, показывающая направление вращения и равнаяi-sigvivv,;(A k.y. - крэффициеит общего удлинения вектора, равный произведению коэффициентов удлинения на каждой итерации (4-)v i - номер итерации, XQ V}Q - начальные данные. Это арифметическое устройство содер жит три сдвиговых регистра, три сумматора-вычитателя и два коммутирующих блока С 1 Недостатком данного устройства явля ется изменение масштаба результатов вы числений.: Наиболее близким к предлагаемому п технической сущности является арифмети ческое устрЫ1ство, содержащее три едва .говых регистра, четыре коммутируюОшх блока, семь сумматоров-вычитателей. Эт ус1ройство производит корректно масшта бов результатов на каждой ивтерации 23 Недостатком известного устройства является большой объем оборудования. Кроме того, введение коррекции на каж. дои итерации снижает быстродействие ус ройства. Цель изобретевия - пстыщение быстр действия в упрощение устройства путем использования для коррекции масщтабов результатов икгекяцегося оборудования. Поставленная цель дост11гается тем, что в арифмегичвск(М4 устройстве, ссшер жашем сдвиговые регистры, суммато: ры-вычитатели, коммутирующие блоки, причем выходы первого и второго сдвиговых регистров соединены с информационными входами первого и второго коммутирующих блоков соответственно, управляющие входы которых подключены к входу управления началом итерации команды устройства, выходы первого и второго коммутирующих блоков подключены к информационным входам первого и второго сумматоров-вычитателей соответственно, управляющие входы которых соединены с входами настройки на данную итерацию команды устройства, выходы первого и второго сумматоров вычитателей подключены к первому и втброму информационным выходам устройства соответственно, выход второго сумматора ы-читателя подключен к входу первого сдвигового регистра, вход управления настройкой на угловую постоянную данной ;-,итерации команды устройства соединен с первым информационным входом третьего сумматора-вычитателя, второй информационный вход которого соединен с выходом третьего сдвигового регистра, вход которого соединен с третьим информационным выходом устройства и с выходом третьего сумматора вычитателя, первый и второй информационные входы третьего коммутирующего блока подключены к выходам первого и второго сумматоров -вычитателей соответственно, выход третьего кся мутирующего блока соединен с входом второго сдвигового регистра, управляющий вход третьего коммутирующего блока соединен с входом управления направленнем коммутации устройства, управля|ощий вход третьего сумматора-вычитателя подключен к входу настройки на данную итерацию команды устройства, BTOfxbie информационные входы первого и второго сумматоров-вычитатепей подключены к выходам второго и первого сдвиговых регистров соответственно.. На чертеже представлена структурная схема ари(|а«}етического устройства. УстрсЛство содержит сдвиговые регистры 1-3, коммутирукшие блоки 4 и 5, вход 6 управления началом итерации, команды устройства, суМматоры-вычитатели 7 и 8, вход 9 настройки на данную итерацию кся(анды устрЫ1ства, первый и выходы 1О и 11 устройства, вход 12 управления настройки на угловую постоянную данной итераоии. команды устройства, третий сумма тор вычитатель 13, третий ЕолхоД 14 устройства, коммутатор 15, вход 16 управления направлением коммутации устройства. На первых Г итерациях устройство реализует алгоритм (1). После этого устрюйство в течение трех яопопнитепь ных итераций производит следующие оп раиии ,--()я . (5) v,-. что равносильно умножению значения на коэффициент аппроксимаций , О,6О69946. Тик как . ,ОбЭ946. - 1(7 на выходе устройства модуль комплексного числа получается без удлинения в Ку, раз.. Ошибка, получаемая при вычислении, .определяется по формуле с - Коп и уменьшается с ростом числа итераций Например, 1.0762 ,. 2 7 4,6678-10- 0, .,25 ,87«2 Устройство работает следующим образом. Текущие значения коорданат XQ и о хранятся в соответствукядих регистрах. Угол О. С началом очередной итерации по команде из устройства управлё ния, поступакхдей по входу 6, на выходах коммутирующих блоксю 4 и 5 при сдвиге информации в регистрах 1 и 2 n являются операнды сдвинутые на i. раз рядов вправо (в сторону младших). На управпякнциё входы сумматсфов-вычитателей 7, 8 и 13 из устройства управле ния по входу 9 поступает потенциал, со ответствуюший оператору. . в соотве ствий с которым сумматоры-вычитатепи настраиваются на выполнение итершши. Значение X }Попучаюшееся на выходе сумматора-вычитателя 7 поступает на выход 10 устройства и на вход регистра 1 для записи в него и выполнения следующей итерации. Аналогично координатеХ;ц.;,на выходе .сумматора-вычитателя 8 получается значение координаты .л-ц подаваемое на Вы-,, ход 11 устройства для определения ц-ц |И на первый вход третьего коммутатора .15, на управляющие входы которого из устройства управления поступает потенциал 16, коммутирукший первый вход блока третьего коммутатора. Одновременно текущее значение угла 0. с выхода регистра 3 поступает ha вход сумматора-вычитателя 13, где в соответствии с к нему прибавляется (№1читается) угловая постояннаяQl cij2 |, поступающая из запоминающего устройствва по входу 12. с выхода сумматора-вычитателя 13 записывается в регистр 3 и подается на выход 14 устройЬтва. Затем процесс повторяется до набора заданного числа итераций, и на выходе |Устройства появляются результаты, соот;ветствующие (2).; После этого устройство производит коррекцию масштаба модуля комплексного числа, для чего на вход регистра 1 и на второй вход третьего коммутатора поступает значение, управлякяцие входы третьего коммутатора 15 из устройства управления поступает потенциал, коммутирующий втсфой вход этого биока. После этето устройство в течение трех дополнительных итераций реализует алгоритм (5). Предлагаемое устройство позволяет меньшить аппаратурные затраты по сравению с прототипом на 4 v одноразрядныхумматоров и 1,5 )) одноразрядных комутаторов, где У - число разрядов чиса. При этом повышается быстродействие о сравнению с устройством-прототипом k ()УС. г где. и- число основных тераций; tT - время одного суммироания.

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее сгавиговые регистры, сумматоры вычитатели, коммутирующие , причем выходы первого и второго сдаигрвых регистров соединены с информационными входами первого и второго коммутирующих блоков соответственно, управляющие входы которых подключены к входу управления началам итерации команды устройства, выходы первого и второго комму ти : 1сяцих блоков подключены к первым информационным входам первого и BiToporo сумматоров-и 1читателей соответственно, упра.вляюпше входы которых соединены с входами настройки на данную итерашю команды устройства, выходы перв|ого и втЬрогч), с мматоров-вьхчатателей подключены к первому и второму инфор апионным выходам ус1ройства соi ответственно, выход второго сумматоравычи та теля подключен к входу первого i сдвигового регистра, вход управления на-: : стрЫ1кой на угловую постоянную данной , итерации команды устройства соединен с первым информационным входом третьего : с мматора вычитателя, второй ин{)ормаци1 ОНШ|1Й вход которого соединен с выходом третьего сдвиговото регистра, вход которого соединен с третьим информационным выходом устройства и с выходом третьего сумматора вычитателя, о т л и ч а ю ш е е с я тем, что, с целью повышения бьютродействия и упрошения, первый . и второй информационные входы третьего коммутирующего блока подключены к вы- . ходам первого и второго сумматоров вычитателей соответственно, выход Т1 етьего коммугарующего блока соединен с входом второго сдвигового регастра, уп- ; равпяюшнй вход третьего комму-гарующеГо бя{жа соединен с входом управления яаправлешем коммутагши уст эойства, упреЁЬпякжшй вход третьего сумматора чвычвтателя подключен к входу настройки на данную итераш{ю команды устройства, втсрые (авонные входы первого : R торга о сумматоров-вычитагелей подЕспючены к выходам ътораго и первого слаигогаых регистров соответственно.