Источник калиброванных напряжений Советский патент 1983 года по МПК G05F1/44 

Изобретение относится к электротехнике, в частности к источникам калиброванных напряжений, и предназ начено для использования в электротехнических установках различного назначения. По основному авт.св.№ 943672 изй тен источник калиброванных напряжен содержащий регистр памяти, преобразователь код-напряжение, аналоговый сумматор, преобразователь кода во временной интервал, блок опорного напряжения, два коммутатора, два преобразователя напряжения в ток, два ключевых элемента, матричный коммутатор, последовательно включенные первый и второй блоки интегрирования, блок управления, в котор вход управления устройства связан с входом регистра памяти, первый и второй выходы последнего подключены соответственно к входу преобразователя код-напряжение и входу преобразователя кода во временной интервал, первый и второй входы аналогового сумматора, соединены соо ветственно с выходом преобразовател код-напряжение и выходом второго бл ка интегрирования, первый вход первого коммутатора и второй вход второго коммутатора связаны с выходом аналогового сумматора и выходной клеммой, второй вход первого коммут тора и первый вход второго коммутатора соединены с выходом блока опор ного напряжения, выход каждого комм татора через последовательно включенные соответствующие преобразова тель напряжения в ток и ключевой элемент связан с входом первого блока интегрирования, вход управления каждого ключевого элемента соединен с соответствующим выходом матричного коммутатора, первый вход последнего подключен к выходу преобразователя кода во временной интервал, а входы управления регист pa памяти матричного коммутатора, второго блока интегрирования, объе диненные первые входы управления Лервого и второго коммутаторов,объе диненные вторые входы управления пе вого и второго коммутаторов и вход сброса первого блока интегрирования соединены с соответствующим выходом блока управления fl7. I - . Недостатком известного устройства является низкая точность работы устройства. Целью изобретения является повышение точности. Поставленная цель достигается тем, что в источник калиброванных напряжений введены последовательно включенные задатчик кода опорного напряжения и второй преобразовател кода во временной интервал, а выхо последнего подключен к второму вхо ду матричного коммутатора. На чертеже приведена структурная схема источника калиброванных напряжений . Источник калиброванных напряжений содержит последовательно включенные регистр памяти 1, преобразователь код - напряжение 2 и аналоговый сумматор 3, первый преобразователь кода во временной интервал 4, вход которого подключен к второму выходу регистра памяти 1, последовательно включенные первый и второй блоки интегрирования 5 и 6, блок управления 7, первый и второй ключевые элементы 8 и 9, блок опорного напряжения 10, первый и второй преобразователи напряжения в ток 11 и 12, первый и второй коммутаторы 13 и 14, матричный коммутатор 15, последовательно включенные задатчик кода опорного напряжения 16 и второй преобразователь кода во временной интерг вал 17, Причем вход блока интегрирования 5 через ключевой элемент 8 связан с выходом преобразователя 11, а через ключевой элемент 9 - с выходом преобразователя 12 выход блог ка интегрирования 6 соединен с вторым входом аналогового сумматора 3, первый вход коммутатора 13 и второй вход коммутатора 14 соединены с выходом аналогового сумматора 3, второй вход коммутатора 13 и первый вход коммутатора 14 соединены с выходом блока опорного напряжения 10, выходам коммутаторов 13 и 14 связаны соответственно с входами преобразователей 11 и 12, объединенные первые входы управления коммутаторов 13 и 14 и объединенные вторые входы управления данных коммутаторов подключены к соответствующим выходам блока управления 7, выходы преобразователей 4 и 17 подключены соответственно к первому и второму входам матричного коммутатора 15, первый и второй выходы матричного коммутатора 15 связаны соответственно с входами управления ключевых элементов 8 и 9, а входы управления регистра памяти 1,блока интегрирования б и матричного коммутатора 15,а также вход сброса блока интегрирования 5 соединен с соответствующими выходами блока управления 7. Устройство работает следующим образом. По команде блока 7 входной код переписывается в регистр 1, при этом на выходе преобразователя 2 устанавливается пропорциональное данному коду напряжение Е . Выходное напряжение сумматора 3 в произвольный момент времени определяется выражением ), ЧЯ где ) - наяряжение на выходе блока 6; дг Vl коэффициенты передачи cyMNiaTOpa, 3 по соответствующим входам. ПроцесЬ установления выходного напряжения устройства носит итерационный характер и рсушествляется в течение п циклов, а определение бло ком 5 в каждом цикле алгебраической суммы результатов интегрирования оп ного и выходного сигналов занимает два такта, во время каждого из которых интегрируется алгебраическая .. „ г - л сумма двух импульсных сигналов. Оди из указанных сйгнгшов представляет собой последовательность, состоящую из 2 токовых импульсов, амплитуда которых пропорциональная .опорному напряжению Е,а длительность равна у- , где Tjj - длительность интер вала, пропорциональная входному коду регистра 1, а второй сигнал также является последовательностью токовых импульсов, равномерно расставленных внутри интервала фиксированной длительности Т/2, амплитуда этих импульсов Пропорциональ на выходном/ напряжению Устройства и„, , ,п , а длительность обес печивается преобразователем 17, равной оп в соответствии с ко т . Е дом задйтчйка оп представляющим отношение.реального опорного на пряжения (например напряжения кон-, кретного опорного стабилитрона)) к его номинальному значению. Перед началом первого такта 1-го цикла блок 7 производит сброс блока 5 и далее подключает входы преобразователей 11 и 12 через коммутаторы 13 и 14 к выходам соответственно блоков 3 и 10; после установления на выходах преобразователей соот.ветствующих токов, Э 5, Ugjjj-L-1 и 21 «.E f где 5 и - коэ ффицис иенты передачи преобразователей 11 и 12, блок 7 через матричный коммутатор 15 подключает выз4оды преобразователей 17 и 4 к управляющим входам ключевых элементов 8 и 9. В результате указанных операций на управляющий вход.элемента 8 поступает последовательность временных интервалов длительности Тч 16, на управляющий вход элемента 9 - последователь ность интервалов длительностьюТ /8 и на выходе блока 5 вырабатывается пилообразное напряжение как отклик на алгебраическую сумму токовых импульсов, формируемых из выходных сигналов преобразователей.Результат данного интегрирования фиксируется в блоке 5, а во втором такте блок Т обеспечивает через коммутаторы 13 и 14 подключение входов преобразователей 11 и 12 соответственно к вы- ходам блоков 10 и 3 и далее по окончании пеЕзеходных процессов установления выходных токов преобразов.ателей 11 и 12 J-f/i Q..Jii- переключает матричный коммутатор 15 в состояние, противоположное исходному, Цри этом элемент 8 периодически .. ключает выход преобразователя 11 к входу блока 5 на время 1,)6, а элемент 9 периодически подключает выход преобразователя 12 к входу блока 5 на время . Формируемый блоком 5 пияообюазный выходной сигнал апгебраи ЛОООра мыи ишл « ,„rpt,ятг.м ИНчески суммируется с результатом ин тегрирования в первом такте.К концу ; второго .такта цикла напряжение на выходе блока 5 Т W Тх тч 1 Ъ % , .a-J, Н- ti-AlVETxY (а) где С - емкость интегрирующего кон-денсатора блока 5. К концу цикла выходное напряжение блока б достигает величины ; ati .i- U-,ti 3, U) где Т- постоянная времени интегрирования блока 6, а на выходе сумматора 3 в соответствии с (1) формируется выходной сигнал устройства &buti --A),t,H- aU2i:n-U6b.xto3- % -5 Stol4Ci-lTrv+ET, гдеи У 1оЗ-11).,1.,-У1},и2ПоЗ исходное значеч ние сигнала на выходе суг матора 3. Аналогично прототипу требуем вы iTvTg j полнения условия и тогда, как можно показать, выходное напряжение устройства сходится в течение нескольких циклов к установившемуся значению JJL Т В предлагаемом устройстве, как и прототипе, бла,годаря одновремент ому интегрированию алгебраической уммы двух токовых сигналов, пред- тавляюпшх опорное и выходное наряжение, уменьшается заряд интегриующего конденсатора- и, следовательо, снижено влияние эффекта абсорбии на линейность выходной характеистики устройства; аналогично про 1029155/

тотипу выходное напряжение устройст-номинальную градуировочну о характе-ва не зависит также от крутизны пре -ристику и позволяет избавиться от

образования напряжений в соответст-нестабильного мдсзитабного преобразо

вуюадие токи и определяется лишь опор-вателя в блоке опорного напряжения.

ным напряжением и отношением длитель-Последнее.дает возможность повысить

ностей временных интервалов, т.е. 5точность, устройства в целом, а такпредлагаемое устройство не ухудшаетже исключить из его состава дорогони линейности, ни масштаба прототи-стоящее прецизионное изделие (напа,пример резистивный делитель, вы-

Однако, как следует из изложен-полненный по печатной технологии)

ного, предлагаемое устройство, в 10и снизить себестоимость источника

отличие от прототипа, обеспечиваеткалиброванных напряжений.

ИСТОЧНИК КАЛИБРОВАНЯИХ НА- j ПРЯЖЕНИЙ ПО авт. св« 943672., о «ч ли ч а юи и и б я Т9М, что, с целью повышения точности в него введены i последовательно.включенные згшатчйк кода опорного напрйженйя и второй преобрг19ователь кода во временной интервал, а выход послед ч него связан с вторым входом матричного коммутатора.