Устройство для умножения Советский патент 1983 года по МПК G06F7/52 

Изобретение относится к цифровой вычислительной технике и мохсет быть использовано при построении специализированных вычислительных устройс предназначенных для цифровой отработки информации. Известно устройство умножения, состоящее из регистра множителя, ре гистра мнохсимого и накапливающего сумматора 1, Недостатком данного устройства является низкое быстродействие. Известно устройство умножения, содержащее матрицу из W Vi элементов И (и и 1 - число информационных разрядов первого и второго сомножителей соответственно) и матрицу из (W-DYI сумматоров С2. Недостаток этого устройства заключается в отсутствии возможности умножения чисел, представленшлх в дополнительном коде. Наиболее близким к предлагаемому является устройство умножения, содержащее матрицу из элементов И (и и И1 - число информационных разр дов первого и-второго сомножителей первую группу из и элементов И-НЕ, вторую группу из ки элементов И-НЕ, матрицу из (т+1)И сумглаторов, позволяющее умножать числа, представленные в дополнительном коде З. Недостатком известного устройств является низкое быстродействие, свя занное с реализацией алгоритма полу чения цифры знакового разряда результата.. Цель изобретения - повышение быс родействия устройства-. Поставленная цель достигается тем, что в устройстве, содержащем матрицу из (vn-И ) элементов И (И и W число информационных разрядов перво го и второго сомномсителей соответс веЬно), первую группу из И элемен тов И-НЕ, вторую группу из iti элеме тов И-НЕ, матрицу из (УМ+1)И сумма торов, при этом первые входы элеме тов И каждой строки матрицы объединены и являются входами соответству щих разрядов первого операнда устройства, вторые входы элементов И каждого столбца матрицы объединены и являются входами соответствующих разрядов второго операнда устрой1ства, первые входы элементов И-НЕ первой группы соединены со значащим разрядами первого операнда устройства, вторые входы - со знаковым разрядом второго операн(а устройства, первые входы элементов И-НЕ второй группы соединены со значащими разрядами второго операнда устройства, а вторые входы - со знаковым разрядом первого операнда устройства, выходы элементов И Р-го столбца { С 2, ..., УН -1) матрицы 000 динены соответственно с входами первого слагаемого суммаTOJ OB (6-1 )(Зй строки матрицы, выходы j -icc элементов И (,..., Vi-l) первого столбца матрицы соединены с входами второго слагаемого сумматоров ())-ых столбцов первой , выход элемента И первой строки первого столбца матрицы является выходом первого разряда кода произведения устройства, выходы элементов И-НЕ первой группы соединены соответственно с входами первого слагаемого.сумматоров (.М)-1)-ой строки матрицы, выходы элементов li-HE второй группы соединены соответственно с входами второго слагаемого крайних левых сумматоров (1,2,,,,,г7) строк матрицы, выходы сумматоров PojPii,,,.,P,,j,, матрицы являются соответствующими выходами кода произведения устройства, входы переноса сумматоров столбцов 1,... и-2 первой строки матрицы соединены с шиной логического нуля, а входы переноса сумматоров и И-го столбцов соединены с шиной логической единицы, выходы переноса сумматоЕЮВ 6-ой строки матрицы, где Р l,.,.,vn, соединены с соответствующими входами сумматоров 1С+1)-ой строки матрицы, выходы суммы )-ых сумматоров -ой строки матрицы соединены с входами второго слагаемого соответственно сумматоров (+1)-ой строки матрицы, выходы переноса сумматоров 1,..., И-2 стобцов (rm-l)-ой строки матрицы соединены соответственно с входами первого слагаемого сумматоров 2, .. ., И -1 столбцов, вход переноса сумматора первого столбца (уп+1) строки соединен с шиной логического %уля, знаковые разряды первого и второго сомножителей соединены соответственно с входами первого и второго слагаемых сумматора И-гостолбца ()-ой строки, вход переноса которого соединен с шиной логического нуля устройства . На чертеже приведена схема предлагаемого устройства. Устройство содержит элементы И 1-12, первую группу 13 элементов И-НЕ 14-17, вторую группу 18 элементов И-НЕ 19-21, сумматоры 22-37.Матрица сумматоров содержит w+1. строк, в каждой строке имеется и сумматоров (nVw). Устройство работает следующим обраобра зом. Сомножители в виде сигналов параллельного кода поступают на входы X(j....Xj, и Уд,-,Уп) элементов 1-12 И и элементов 14-17 Й-НЕ и 19-21(и,Ш - количество разрядов соответственно первого и второго сомножителей) , С выхода элементов и 1-12 и элементов 14-17 И-НЕ и 19-21 | игналы логических произведений вида

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ, содержащее матрицу из(т-и)элемен-г тов И (и и УГ - число информационньох разрядов первого и второго сомножителей соответственно), первую группу из И элементов И-НЕ, вторую группу из w элементов И-НЕ. матрицу из ( . сумматоров, при этом первые входы элементов и каждой строки матрицы объединены и являются входами соответствуюцих разрядов, первого операнда устройства, вторые входы элементов И каждого столбца матрицы объединены и являются входами соответствующих разрядов второго операнда устройства, первые входы элементов И-НЕ первой группы соединены со значащими разрядами первого операнда устройства, вторые входы со знаковым разрядом второго операнда устройства, первые входы элементов Н-НЕ второй группы соединены со значащими разр;одами второго операнда устройства, а вторые входы - со знаковьм разрядом первого операнда устройства, выходы элементов И f-ro столбца ( 2,,.., w-l) матриць соединены соответственно с входами первого слагаемого вумматоров(Р-1)-ой строки матрицы/ выходы j-ых элементов и ,,.., м -1) nep-j вого столбца магрицы соединены с входами второго слагаемого cyNtMaторов j-ых столбцов первой строки, выход элемента И первой строки первого столбца матрицы является выходом первого разряда кода произведения устройства, выходы элементов Н-НЕ первой группы соединены соответственно с вхддами первого слагаемого сумглаторов (ги-1)-ой строки матрицы, выходы элементов И-НЕ второй группы соединены -соответственно с входами второго слагаемого крайних левых сумматоров ( 1,2,..., и) строк матрицы, выходы сумматоров РО,..-, матрицы являются соответствующими выходами кода произведения устройства, входы переноса сумматоров столбцов 1,..., и-2 перW вой строки матрицы соединены с шиной .логического нуля, а входы перенос са сумматоров (и-1)-го и И-го стол1 бцрв соединены с шиной логической единицы, выходы переноса сумматоров f-ой строки матрицы, где f l,...,wt соединены с соответствующими входами сумматоров (е+1)-ой строки мато :др рицы, выходы суммы 3-ых сумматоров I-ой строки матрищл соединены с входами второго слагаемого соответkl .ственно(J-1)-ых сумматоров(В +1)-ой ND строки матрицы, выходы переноса сумматоров 1,..., И-2 столбцов (vri+1 -ой ЕЬь строки матрицы соединены соответст венно с входами первого слагаемого сумматоров 2,..., п-1 столбцов, вход переноса сумматора нервого столбца (vri+1) строки соединен с шиной логического нуля, отличающеес я тем, что, с целью увеличения быстродействия устройства, знаковые разряды первого и второго сомножителей соединены соответственно с входами первого и второго слагаемых сумматора И-го столбца (( строки, вход переноса которого соединен с шиной логического нуля устIройства.