Запоминающее устройство с самоконтролем Советский патент 1983 года по МПК G11C29/00 

СО

сх

СП Изобретение относится к вычислительной технике и может быть применено при построении запоминающих устройств (ЗУ) Известно запоминающее устройство с самоконтролем, в котором повышение корректирующей способности кода Хеммин га достигается запоминанием кодов номеров отказавших разрядов неисправных ягчеек при возникновении одиночной ошибки, что позволяет при возникновении двои ной ошибки скорректировать одну из них, причем вторая ошибка корректируется блоком коррекции одиночной ошибки, реализующим код Хемминга . Cl. Однако это устройство не позволяет скорректировать все двойные ошибки. Наиболее близким техническим решени к изобретению является запоминающее устройство с самоконтролем, содер.жащее накопитель, регистр информации, блок кор рекции, дешифратор коррекции и дополнительный регистр, причем выходы накопите ля подключены к информационным входам регистра информации, управляющие входы которого подключены к сйответствующим выходам дешифратора коррекции, а выход к первым выходам устройства и- входам блока Коррекции С 2, Недостатком известного устройства является низкая надежность в случаях коррекции двойных ошибок, так как .для коррекции двух необходим JMO, чтобы дв.ойная ошибка возникла обязательно по адресу, в котором обнару.жена последняя одиночная ощибка, либо неоходимо, чтобы разряд, проверочный вектор которого записан в дополнител1 ном регистре, был неисправным для всех адресов ЗУ. Цель изобретения - повышение наденсности устройства. Поставленная цель достигается тем, что в запоминающее устройство с само контролем, срдернсащеё jocHOBHoft оператив ный накопитель, регистр числа, блок коррекции и дещи|)ратор, причем выходы основного оперативного накопителя подключ ны к информационным входам регистра чи ла, управляющие входы которого соединены с выходами дешифратора, а выходы подключены к вхоаам . блойа коррекции и являются одними из выходов устройства введены дополнительный оперативный накопитель, счетчик импульсов, коммутатор и постоянный накопитель, одни иа sxoдов которого подключены к выходам счетчика импульсов, а выходы соединены с одними из входов коммутатора, другие входы коммутатора и постоянного накопителя подключены к одним из выходов блока коррекции, другие Ьыходы которого соединены соответственно с управляю V щим входом коммутатора и информационными входами дополнительного оперативного накопителя, а.аресные входы которого подключены к выходам коммутатора и входам деши})ратора, вьпсод дополнительного оперативного накопителя соединен с управляющим входом дешифратора и является другим выходом устройства, входом которого является счетный вход счетчика импульсов. На чертеже показана структурная схема предлагаемого устройства. Устройство содержит основной оператнв ный накопитель I, регистр 2 информации, блок 3 коррекции, постоянный накопитель 4, коммутатор 5, дополнительный оперативный накопитель 6, счетчик 7 импульсов, дешифратор 8, выходы 9 и 10 и вход II, Устройство работает следующим образом. Предполагается, что в устройстве реализован код коррекции единичной и обнаружения двойной ошибки (например, кода Хемминга) и что в исходном состоянии после включения устройства в счетчике 7 по всем адресам накопителя 6 записываются нули. Режим чтения при отсутствии, ошибок или наличия одиночной ошибки в считанном из накопителя 1 слове вьтолняется известным способом. Блок 3 анализирует ига})ормацию и, если есть одиночная ошибка, коррек1ги{ ует информацию через дешифратор 8 на регистре 2. Исправная или скорректированная информация поступает на выходы 9 устройства для дальней обработки. Причем в этих режимах на управляющем входе коммутатора 5 отсутствует сигнал обнаружения двойной ощибки, а на его выходы поступает проверочный сигнал с выхода блока 3. В режиме коррекции одиночной ощибки в накопитель 6 по адресу, определяемому проверочным сигналом одиночной ошибки, записывается единица - признак одиночной ощибки, поступающий с выходов блока 3 на информационные входы накопителя 6, Запись единицы в накопитель 6 повторяется в каждом цикле коррекции одиночной ошибки. При обнаружении двух ошибок в информации, считанной вэ накопителя I на регистр 2, блок 3 формирует на входах накопителя 4 и коммутатора 5 признак двойной ошибки, а сигнал обнаружения двойной ошибки на управляющем входе кок мутатора 5, по которому к адресным входам накопителя 6 и входам деи ратора 8 подключаются выходы накопителя 4, УЧИтывая, что признак двойной ошибки одинаков для нескольких различных пар неисправных разрядов накопителя I, накопихТель 4 хранит попарно все номера разряДов, для которьЬс 11ризнак двойной ошибки одинаков: и является адресом данной ячейки накопителя 4.. Коррекция двойной ошибки вьшолняется следующим образом. Признак двойной ошибки с выходов блока 3 поступает на адресные входы накопителя 4. Далее на вход II начинают поступапгь счетные входы накопителя 4 Далее на вход It начинают поступать счетные импульсы, которые вьшолняют перебор всех состояний счетчика 7, При этом на входы коммутатора 5 с выходов накопителя 4 последовательно поступают признаки возможных неисправных разрядов, которые адресуют накопитель 6 и каждый раз счигьгеают из него признак одиночной ошибки. Проверка 1физнака происходит для обоих членов кахздой пары разрядов. Если признак равен нулю, со стояние счетчика 7 увеличивается на единицу и проверка повторяется для очередной пары разрядов. Если же признак равен единице, на управляющий вход дешифратора 8 поступает сигнал выборки к на регистре 2 вьшолняется коррекция информации. Цикл коррекции повторяется и для второго разряда данной пары. После этого продолжается дальнейший перебор состояния счетчика 7 и rtponefSso наличия признака неисправности на выходе накопителя 6, Ее ш до окончания перебора признак остается равным нулю, шформация считывается скоррект фованной и подается на выходы 9 устройства для дальнейшей обработки. Если же признак становится равным единице для какого-либо разряда другой пары, информация считывается некорректируемой и формируется сигнал некорректируемой ошибки. Такой же сигнал формируется, если в процессе поиска не обнаружено ни одной ячейки в накопителе 6, где защюана единица. Для известного устройства вероятность коррекции двойной ошибки определится из условия Р Рдо|М гДе Рдо - роятность появления двойной ошибки; М - число ячеек в накопителе Для предлагаемого устройства вероятность Р коррекции не зависит от числа ячеек накопителя I и определяется только относительной величиной неисправных разрадов от общего количества разрядов. Для ЗУ емкостью 256 К отношение вероятностей будет . Таким образом, предлагаемое устройство позволяет при минимальных затратах на дополнитель ое оборудование увеличить на.аежность ЗУ. Технико-экономическое преимущество предлагаемого устройства заключается в его более высокой надежности по сравнению с известным.

t

4

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее основ- . ной опервтивньй накопитель, ретистр числа, блок коррекции и дец1И|)ратор, причем вьпсоды ОСНОВНОГО оперативного накопителя подклю чеаы к информационным входам регистра числа, управлякмцие входы которого соединены с выходами дешифратора, а выходы подключены к входам блока коррекции и явл1аотся одними из выходов устройства, отличающееся т&л, что, с цепью повышения; на аежности устройства/ В него введены дополнительный оперативный накопитель, счетчик импульсов коммутатор и постоянный накопитель, одни из ВХОДОВ которого подключены к выходам счетчика импульсов, а выходы соединены с одними из ВХОДОВ коммутатора, другие ВХОДЫ коммутатора и постоянного накопителя по.акпючены к одним из входов блока коррекции, другие выходы котГорого соединены соответственно с управл5пощим входом коммутатора и информационными входами дополнительного оперативного накопителя, адресные входы которого подключены к выходам коммутатора и входам деш1 ратора, выход доп олнительного оперативного накопителя соединен с управляющим ВХОДОМ дешифратора и является дру-L/J гим ВЫХОДОМ-устройства, входом которого является счетный вход счетчика импульсов.