Устройство для контроля полупроводниковой памяти Советский патент 1984 года по МПК G11C29/00 

о

05

о -J

Устройстао содержит генератора 1 тактовых кмпул1)Сов, двоичный счетчик 2 с количеством разрядов 2п -ь ( vjie п - количество /адресных вхспов контролируемой БИС ОЗУ), выходы которого подключенгоЗ к первому дешифратору 3 {2 4) ,. к селектору 4 {2 п -- п к второму дешифратору 5 {2 - 4) и сумма, т ору б ,:о модулю два. Первь;й вход доиьифратора 5 связан с упровляю Т им входом селектора 4 . Выход, дешифратора 3, имею11;ий статус 2, выходы селектора 4, сум-матора б по моду.лю два и од.ии из выходов двоичного счг;тчи1;а 2 ггод гл;очены к контролируемой ОЗУ 7 и являются выходами устрои1;::тза. Выход генератора 1 тактовых им1:ульсО;3 соединен с синхровходом сигнатурного анализатора 8, инсормаЕХИонный вход которого подключен к выходу БИС ОЗУ 7, а в.ход Старт/стон его подключен к в.ыxoiiy, являюIr e vгycя старшим разрядом двоичного счетт-гика 2 и к второму входу сумматора 6 по модулю два.

БИС ОЗУ 7 соединяется с элементам устройства и анализатором 8 с по.;О1ЦЬ:0 интерфейсной коммутационной матрицы 9, различной для различных цоколевок корпусов {показано пунктиром.) ,

Устройство работает следующим образом.

Генератор 1 запускает счетчик 2, который, работая в режиме непрерывного перс счета, с помощью разрядов О и 1 и дешифратора 3 вырабатЕлвает следуюцие друг за .друго.|, си гналы дс; ;}иФриру1ощих статусов О 1 % 2 % 3 длительностью каждый по такту (периоду) синхросигнала ,i имеющие активное; нулевое .:-начение.Один из этих сигналов - ciaтус 2 - используется Б качес ве сигна.па разрешения выборки контрс;)лируемой ВИС ОЗУ 7, Такое формирование сигнала разрешения выборк г,рантирует, что егО переключения -имеи т место внутри сигналов Чтение/заг« сь ,- .Вход данных и внутри пбзреключения адресов. Управляющий вход селектора 4, при своем нуле-юм состоянии передает на адресные входы БИС ОЗУ 7 низкочастотную адреснун. группу разрядов {п т5) , (п -f6) , . : , (2Г +4) счетчика 2, а при еди-чичьюм значе.чии - ньсокочастотиую адресную группу разрядов 5 , 6 ,...

счетчика 2 по.Разряд

(h

даетс.я на тервый вход дешифратора 5, где участвует в формировании сигнала, упразлямцего входом данных БИС ОЗУ 7.

Разряд 3 счетчика 2 управляет входом Запись/чтение БИС ОЗУ 7, Разряд 4- счетчика 2 подается на второй вход, децифратора 5, где

управляющего входом данных БИС ОЗУ 7.

Как указывалось раньше, разряды 5 , 6 ,. .. (П +4) счетчика 2 и разряды f п +5) , { п ч-б) , . . . (2п +4) счетчика 2 образуют соответственно высокочастотную и низкочастотную группы. В зависимости от величины сигнала, управляющего селектором, на адресные входы контролируемой БИС ОЗУ 7 подается одна из указанных адресных групп разрядов счетчика.

При этом высокочастотная адресна группа формирует текущий, а низкочастотная - фиксированный на данном этапе адрес. Запись в БИС ОЗУ 7 производится {согласно тесту) поочередно2 то по зафиксированному адресу, то по текущему. Чтение производится аналогично,

За адресными группами следует последний разряд {2п +5) счетчика 2, формирующий сигнал, который подается на вход Старт/стоп сигнатурного анализатора 8, Этот же разряд счетчика 2 участвует в формировании фазы данных, т.е. в первой половине теста ои меняет нуль на единицу, а во второй - единицу на нуль,

Выход контролируемой БИС ОЗУ 7 подается на информационный вход сигнатурного анализатора 8, вход

Старт/стоп которого управляется от последнего используемого разряда счетчика 2, а синхровход получает сигналы синхронизации от генератора 1 тактовых импульсов. Использование сигнатурного сигнализатора 8 обеспечивает возможность контроля выходных реакций БИС ОЗУ 7 не только во время считывания, но и при всех возможных состояниях таблицы истин г ности БИС ОЗУ 7, а именно: при запрете чтения, при запрете записи, при разрешении записи. Это обусловлено тем, что прием выходных реакций в сигнатурный анализатор 8 производится по каждому без исключения синхросигналу генератора 1. Поэтому за время каждого адреса будет -принята с определенной избыточностью выходная реакция при запрете записи, при разрешении записи, при запрете чтения и при разрещении .чтения. Имеющая место избыточность особого значения не имеет в связи с применением сигнатурного анализа, обеспечивающего сжатие двоичной информации произвольной длины с весьма высокой достоверностью.

Применение предлагаемого устройства позволяет уменьшить затраты времени на контроль, а также повысить достоверность контроля, кроме того, время тестирования достаточно мало по сравнению с прототипом.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОЛУПРОВОДНИКОВОЙ ПАМЯТИ содержащее первый дешифратор, сигнатурный анализатор, сумматор, селектор и счетчик, одни из выходов которото соединены соответственно с входами первого дешифратора, входами первой и второй групп селектора, одним из входов сумматора и одним из входов сигнатурного анализатора, другой вход которого соединен с входом счетчика и является тактовым входом устройства, один из выходов счетника, выход первого дешифратора, выходы селектора и выход сумматора являются выходами устройства, третий вход сигнатурного анализатора является входом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит второй дешифратор, входы которого соединены с другими выходами счетчика, выход дешифратора соединен с другим входом сумматора,управлягоищй вход селектора соединен с одним из входов де- § шифратора.