Матричное устройство для умножения Советский патент 1984 года по МПК G06F7/52 

Изобретение относится к цифровой вычислительной технике и мол«ет бьать использовано в быстродействующих арифметических устройствах универсальных и специализированных цифровых вычислительных машин.

Известен цифровой умножитель 2п-разрядных чисел, содержащий четрлре п -разрядных умножителя и трехвходовый Зп -раз сумматор ij

Недостатками устройства являются сложность и высокая стоимость, связанные с использованием четырех дорогостоящих И -разрядных умножителей.

Наиболее близким -к предлагаемому является матричное устройство для умножения, содержащее, рег-истры мнох имого и множителя, два дополнительных регистра, два блока формирования частичных произведений и три блока суммирования частичных произведений причем выходы регистров множимого и множителя подключены к первой и второй группе входов первого блока формирования частичных произведений выходы которого подключены к входам первого блока суммирования частичных произведений, выходы первого и второго дополнительных регистров подключены к первой и второй группе входов второго блока формирования частичных произведений соответственно, выходы которогО соединены с входами второго блока суммирования частичных произведений, выходы которого подключены к первой группе входов третьего блока cyMji-шрования частичных произведенийf вторая и третья группы входов которого подключены к первой и второй группам выходов первого блока суммирования части чн:-лх произведений соответственно 2 ,

Недостатком известного устройства является сложность, связанная с теМ что не все частичные произведения являются произведениями положительных чисел. Это обусловливает необходимость наличия в дополнительных средствах для работы с числами, имеющими знак, и усложняет блоки формирования и сум1«1ирования частичных произведений о

Цель изобретения - упрощение устройства.

Поставленная цель достигается тем, что матричное, устройство для умножения, содержащее три умножителя, буферный cyMTJiaTop и выходной сумг.1ат9Р, причем входы младших разрядов первого и второго операндов устройства соединены с входами первого умножителя, входы старших разрядов первого и второго операндов устройства соединены с входами второго умножителя,- выходы первого и , второго умножителей соединены с входами буферного сумматора и соответсвенно с первой и второй группами входов выходного сумматора, содержи два входных сумматора и вычитатель, причем входы- первого входного сумматора соединены с входами старших и глладших разрядов первого операнда устройства, входы второго входного сумматора соединены с входами старших и младших разрядов второго операнда устройства, выходы первого и второго входных сумматоров соединены с входами третьего умножителя, выходы третьего умножителя и буферного сумматора соединены с входами вычитателя, выходы которого подключены к третьей группе входов выходного сумматора.

На чертеже изображена функциональная схема матричного устройства для умножения.

Устройство содержит первый, второй и третий умножители 1-3, первый и второй входные сумматоры 4 и 5, буферный сумматор б, выходной сумматор 7 и вычитатель 8 Устройство имеет входы 9 и 10 младших и старших разрядов первого операнда и вхо ды 11 и 12 младших и старших разрядов второго операнда. Выход 13 является выходом устройства.

Устройство работает следующим образом.

Пусть и и - соответственно П рладших ип старших разрядов 2иразрядного первого опе/.-анда, а IJ , U(2 - соответственно И младших и П старших разрядов 2п-разрядного второго операнда. На выходах входных сумматоров 4 и 5 соответственно получаем

5i U,+ U2-, + Vj .

На.выкодах умножителей 1-3 формируются соответствующие произведения

,--U,V,- P2--U2 4) P9S-,Q

На выходах буферного сумматора 6 вычитателя 8 и выходного сум.матора получаем соответственно

5з Р. РЗ 5, Рэ-5э-,5в 4P. PaU25.

На выходе 13 выходного сумматора 7 действительно получается искомое произведение

о(и,2(М,.

Используемые в устройстве умножители являются умножителями неотрицательных чисел, благодаря чему отпадает необходимость в средствах для работы с числами, имеющими знак.

По сравнению с базовым объектом, в качестве которого принят матричный умножитель, входящий в состав большой интегральной схемы КР587ИКЗ 3 бКО.348.569-ОЗТУ), предлагаемое матричное устройство для умножения при разрядности, например, 32X32 содержит на 11% меньше вентилей. 10769024 Экономический эффект от внедрения изобретения в расчете на один .умножитель составит 11 руб. за счет сокращения числа вентилей.

МАТРИЧНОЕ УСТРОЙСТВО ДЛЯ УМНОЖЕНЧЯ, содержащее три умножителя, буферный сумматор и выходной сумматор, причем входы младших разрядов первого и второго операндов устройства соединены с входами первого умножителя, входы старших разрядов первого и второго операндов устройства соединены с входами второго умножителя, выходы первого и второго умножителей соединены с входами б уферного сумматора и соответственно с первой и второй группами входов выходного сумматора-, отличающееся тем, что, с целью упрощения оно содержит два входных сумматора и вычитатель, причем входы первого входного сумматора соединены с входами старших и младших разрядов первого операнда устройства, входы второго входного сумматора соединены с входами старших и глладших разрядов второго операнда устройства, выходы первого и второго входных суг вдаторов соединены с входами третьего умножителя, выходы третьего умножителя и буферW ного сумматора соединены с входами вычислителя, выходы которого подключены к третьей группе входов выходного сумматора.