Преобразователь двоичного кода в двоично-десятичный Советский патент 1984 года по МПК G06F5/02 

Изобретение относится к автомати ке и вычислительной технике и может быть использовано при построении преобразователей кодов. Известен преобразователь двоично го кода в двоично-десятичный, содер жащий регистр двоичного числа, распределитель импульсов, шифратор, двоично десятичный суиматор, элемен И, первый вход каждого из которых соединен с соответствующим выходом регистра двоичного числа, а выход с соответствугадим входом шифратора, выходы которого соединены с входами двоично-десятичного сумматора,кроме того, в нем элементы И, первые входы которых соединены с теми разрядами регистра двоичного числа} двоичнодесятичные эквиваленты которых не имеют единиц в одних и тех же разря дах двоично-десятичного числа, объе динены в группы, причем вторые вход элементов каясчой группы соединены с соответствугацими выходамл распределителя импульсов СЦ. Недостаток известного преобразов теля - низкое быстродействие, связанное с тем, что количество тактрв опроса постоянно и не зависит от преобразуелмого числа, так как распределитель импульсов генерирует по следовательность импульсов с интервалами времени, рассчитанными на максимально возможное преобразуемое число. Наиболее близким к предлагаемому является преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа, шифра тор., двоично-десятичный сумматор, входы которого соединены с соответствугадими выходами шифратора, распределитель импульсов группы элементов И,- выходы которых соединены с со .ответствующими входами шифратора, первые, входы элементов И каткдой груп пы соединены с соответствующими выходами распределителя импульсов, а вторые входы элементов И каждой группы соединены с выходами тех разрядов регистра двоичного числа, значение весов которых не содержит .единиц в одних, и тех же разрядах, и группу из (n-i)-x элементов ИЛИ, где h-число групп элементов И, i cпределитель импул1зсов содержи т пб;следовательно соединённые генератор ОДИНОЧНЫХ импульсов, (п-1)й блок управляемой задержки нэлейент задержки , выход которого является последним выходом распределителя импульсов, входы i-ro (, 2, . .. ,(V-1) элемента ИЛИ соединены с вторыми входами И (1-Ы.)-й группы, а выход i-ro элемента ИЛИ соединен с управляющим входом 1-го блока управляемой задержки С2. Недостаток данного преобразователя состоит в относительно низком быстродействии,что связано с отсутствием анализа нулевого содержимого первой группы разрядов входного кода, т.е. для ряда кодов (а именно для всех кодов, не имеющих единиц в первой группе) добавочный такт является лишним, неоправданно задерживакяцим преобразование. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состоящий из последовательно соедииенных элементов управляемой задержки группы элементов И, группы из (п-1)-го элемента иЛи, где п-число групп элементов И, двоично-десятичный сумматор, входы которого соед1Гнены с соответс.твуюцими выходами шифратора входы которого соединены с выходами .элементов И групп, пepвыq входы элементов И j-й группы () соединены с (j-l)-M выходом распределителя импульсов,тактовый вход которого является входом пуска преобразователя и соединен с первыми входами элементов И первой группы, выходы группы тех разрядов регистра двоич:ного числа, значения весов которых не содержат единиц в одноименных разрядах,, соединены с вторыми входами элементов И соответствуюгг1,ей группы, а выходы j-й группы разрядов двоичного- числа соединены с входами (j-l)-ro элемента ИЛИ группы, входы регистра двоичного числа и выхоцк двоично-десятичного сумматора являются соответствейно информационными входами и выходами преобразователя, управляющий выход которого является выходом старшего разряда распределителя импульсов, дополнительно введен элемент ИЛИ, входы которого соединены с выходами первой группы разрядов регистра двоичного числа, а выход элемента ИЛИ соединен с управляющим входом первого элемента управляемой задержки распределителя импульсов, вход j-ro элемента управляемой задержки которого соединен с выходом (j-l)-ro элемента ИЛИ группы. На чертеже приведена блок-схема предлагаемого устройства. Устройство содержит распределитель 1 импульсов, группы элементов И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4; группу элементов ИЛИ 5 элементы б управляемой задержки распределителя импульсов 1,, шифратор 7, вход.

8 пуска преобразования, управляющий выход 9 преобразователя, элемент ИЛИ 10.

Преобразователь работает следукхцим образом.

Преобразователь запускается подачей импульса на вход В. В это время на входы элемента ИЛИ 10 воздействуете выходы первой группы двоичных разрядов так, что в случа отсутствия значащих единиц в первой группе на выходе первого элемента ИЛИ 10 будет сигнал логического нуля; Элемент 6 управляемой задержки работает таким образом, что при воздействии логического нуля импульс проходит с входа на выход элемента 6 без задержки. Поэтому при4отсутствии значащих единиц в опрашиваемой группе происходит мгновенный переход к опрос следующей группы. Далее также импульс без задержки проходит через группы разрядов, в которых информация нулевая до тех пор,пока не будет опрошена та .группа, где есть хотя бы один значащий дйоичный разряд. При этом на выходе соответствующего элемента ИЛИ 5 группы

будет логическая единица, воздействие которой на вход управления соответствующего элемента 6 управляемой задержки 6 вызывает задержку импульса на выходе элемента 6 на время, достаточное для суммирования в сумматоре 4, После суммирования всех разрядов (по группам) на выходе 9 последнего элемента 6 возникает импульс конца преобразования.

Таким образом, в предлагаемом устройстве число тактов преобразования всегда равно числу групп, содержащих значащие двоичные разряды.

5 Время преобразования t предлагаемого устройства равно

tn2 К V ,

где К - число групп двоичных разрядов, в которых есть значащие едини0 ЦЬ1 (К fv) . Например, в случае нулевого кода готовность результата преобразования практически мгновенная. В предлагаемом устройстве время преобразования меньше или равно

5 времени преобразования того же кода в известном. Выигрыш быстродействия имеет место при кодовых комбинациях с нулями в первой группе двоичных разрядов.

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧ№1Й, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состоящий из последовательно соединенных элементов управляемой задержки, группы элементов И, группу из (п- 1)-го элемента ИЛИ, где п- число групп элементов И, двоично-десятичный сумматор, входы которого соединены с соответствующими выходами шифратора, входы которого соединены с выходгиии элементов ,И групп.- первые входы эле.ментов И j-й группы (:j 2-п) соединены с ( j-l)-M выходом распределителя импульсов, тактовый вход которого является входом пуска преобразователя и соединен с первыми входами элементов И первой группы, выходы группы тех разрядов регистра двоичного числа, значения весов которых не содержат единиц в одноименных разрядах, соединены с вторыми входами элементов И соответствующей группы, а выходы j-й группы.разрядов регистра двоичного числа соединены с входами ( j-l)-ro элемента ИЛИ группы, входы регистра двоичного числа и выходы двоичного сумматора являются соответственно информационными входами и выходами преобразователя, управляющий выход которого является выходом старшего разряда распределителя импульсов, отли(Л чающийся тем, что, с целью повышения его быстродействия., введен элемент ИЛИ, входы которого соединены с выходами первой группы разрядов регистра двоичного числа, а выход элемента ИЛИ соединен с управ ляющим входом первого элемента управ- ляемой задержки распределителя импульсов, вход j-ro элемента управляемой задержки которого соединен с выходом ( j-l)-ro элемента ИЛИ группы.