Устройство для приема информации Советский патент 1984 года по МПК G08C25/00 G08C19/28 

2.Устройство по п. 1, отличающееся тем, что дешифратор усилий ветвления содержит э.чементы 2И-ИЛИ, выходы которых являются выходами дешифратора, первый вход которого является первым входом элемептов И элементов 2И-ИЛИ, второй вход является вторым входом соответствующих первых элементов И элементов 2И-ИЛИ, третий вход дешифратора соединен с соответствующим вторым входом вторых элементов И первого и третьего элементов , четвертый вход соединен с вторым входом второго элемента И второго элемента 2И-ИЛИ.

3.Устройство по п. 1, отличающееся тем, что формирователь микрокоманд содержит регистр, D-триггер, первый и второй RS-триггеры, дешифраторы и элементы И, второй вход формирователя микрокоманд является входом регистра, а первый вход - D-входом D-триггера, третий вход является синхронизирующим входом, соединен с С-входом регистра, первым, вторым и третьим дешифраторами и элементами И, выходы регистра соединены соответственно с входами первого, второго и третьего дешифраторов и элементов И, управляющий выход регистра соединен с входом четвертого элемента И и является первым выходом формирователя, выход четвертого элемента И соединен с С-входом D-триггера, выход которого подключен к первому входу четвертого дешифратора, второй вход которого соединен с выходом третьего элемента И, выходы первого дешифратора соединены с соответствующими входами первого и второго RS-триггеров, выходы которых являются соответственно вторым и третьим выходами формирователя микрокоманд, выходы второго и третьего и четвертого дешифраторов являются соответственно четвертым и пятым выходами формирователя, соответствуюшие выходы регистра являются шестым, седьмым и восьмым выходами формирователя, выходы второго и первого элементов И являются соответственно девятым и десятым выходом формирователя.

1. УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ, содержащее сдвиговый регистр, входы которого являются информационными входами устройства, блок синхронизации, первый вход которого является синхронизирующим входом устройства, дещифратор условий ветвления, коммутатор, первый и второй блоки памяти и блок счетчиков, отличающееся тем, что, с целью повышения информативности и его упрощения, в него введены постоянная память, формирователь микрокоманд, регистр адреса микрокоманд, первая и вторая группы ключей и информационная щина, подключенная к входу-выходу устройства, к выходам ключей первой и второй групп, информационному входу-выходу первого блока памяти и к первому входу блока счетчиков, первый выход которого подключен к первому входу первого блока памяти, а второй - к второ. му блоку памяти, выход второго блока памяти соединен с первыми входами ключей первой группы, с первым входом формирователя микрокоманд и с первым входом коммутатора, выход которого является первым входом регистра адреса микрокоманд, который своим выходом подключен к входу постоянной памяти, первый выход которой соединен с первым входом дешифратора условий ветвления и вторым входом формирователя микрокоманд, а второй выход соединен с вторым входом коммутатора и вторым входом дешифратора условий ветвления, третий и четвертый выходы которого соответственно являются информационным входом устройства, и третьи.м выходом блока счетчиков, первый выход формирователя микрокоманд соединен с третьим входом коммутатора, второй и третий выходы формироS вателя микрокоманд являются выходами уст(Л ройства четвертый и пятый выходы являются соответственно вторым и третьим входами блока счетчиков, шестой и седьмой Bbixoj ды подключены к вторым входам ключей первой и второй групп, восьмой и девятый вы ходы являются входами первого блока памяти, а десятый выход соединен с вторым входом блока синхронизации, первый выход кооо торого является вторым входом регистра адреса микрокоманд, второй выход соединен с 4 ОО СП третьим входом формирователя микрокоманд, выход сдвигового регистра подключен к первым входам ключей второй группы, выход дешифратора условий ветвления подключен к второму входу коммутатора.

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в устройствах передачи больших массивов данных, подлежащих обработке.

Известно устройство для приема последовательного кода, содержащее элементы 2И-4И-2ИЛИ-НЕ, первый элемент И-НЕ К-триггеры, шину тактовых импульсов и шину установки в нуль 1J.

Недостатками данного устройства являются: нестабильность работы устройства из-за неодинаковости временных параметров 1К-триггеров, отсутствие средств контроля при передаче информации, особенно при приеме больших массивов чисел; увеличение в 1 - раз времени передачи каждого числа, где п - разрядность передаваемых чисел.

Наиболее близким к предлагаемому но технической сущности является устройство для приема информации, содержащее сдвиговый регистр (преобразователь), входы которого яв кяются информационны.ми входами устройства, блок синхронизации (блок фазирования), вход которого является синхронизирующим входом устройства, дешифратор условий ветвления, коммутатор, первый и второй блоки памяти и блоки счетчиков 2.

Недостатками известного устройства являются: большая сложность, обусловленная

жесткими ограничениями на допусти.мое время ожидания информации устройством; нлзкое быстродействие, вызванное тем, что требуются дополнительные затраты времени на передачу дополнительных кодовых комбинаций- сложность метода передачи данны:х, при появлении ошибок в служебных комбинациях резко снижается быстродействие устройства.

Цель изобретения - сокращение времени передачи информации, т.е. повышение информативности и упрош,ение устройства.

Указанная цель достигается тем, что в устройство для приема информации, содержащее сдвиговый регистр, входы которого являются информационными входами устройства, блок синхронизации, первый вход которого является синхронизирующим входом устройства, дешифратор условий ветвления, коммутатор, первый и второй блоки памяти

0 и блок счетчиков, введены постоянная па.мять, формирователь микрокоманд, регистр адреса микрокоманд, первая и вторая группа ключей и информационная шина, подключенная к входу-выходу устройства, к выхода.м ключей первой и второй групп, инфор5 мационному входу-выходу первого блока памяти и к первому входу блока счетчиков, первый выход которого подключен к первому входу первого блока памяти, а второй - к

второму блоку памяти, выход второго блока памяти соединен с первыми входами ключей первой группы, с первым входом формирователя микрокоманд и с первым входом коммутатора, выход которого является первым входом регистра адреса микрокоманд, который своим выходом подключен к входу постоянной памяти, первый выход которой соединен с первым входом дешифратора условий ветвления и вторым входом формирователя микрокоманд, а второй выход соединен с вторым входом коммутатора и вторым входом дешифратора условий ветвления, третий и четвертый выходы которого соответственно являются информационным входом устройства, и третьим выходом блока счетчиков, первый выход формирователя микрокоманд соединен с третьим входом коммутатора, второй и третий выходы формирователя микрокоманд являются выходами устройства, четвертый и пятый вь1ходы являются соответственно вторым и третьим входами блока счетчиков, шестой и седьмой выходы подключены к вторым входам ключей первой и второй групп, восьмой и девятый выходы являются входами первого блока памяти, а десятый выход соединен с вторым входом блока синхронизации, первый выход которого является вторым входом регистра адреса микрокоманд, второй выход соединен с третьим входом формирователя микрокоманд, выход сдвигового регистра подключен к первым входам ключей второй группы, выход дешифратора условий ветвления подключен ко второму входу коммутатора.

Кроме того, дешифратор условий ветвления содержит элементы 2И-ИЛИ, выходы которых являются выходами дешифратора, первый вход которого является первым входом элементов И элементов 2И-ИЛИ, второй вход является вторым входом соответствуюших первых элементов И элементов 2И-ИЛИ, третий вход дешифратора соединен с соответствующим вторым входом вторых элементов И первого и третьего элементов 2И-ИЛИ, четвертый вход соединен с вторым входом второго элемента И второго элемента 2И-ИЛИ.

Причем формироатель микрокоманд содержит регистр, D-триггер, первый и второй RS-триггеры, дешифраторы и элементы И, второй вход формирователя микрокоманд является входом регистра, а первый вход - D-входом D-триггера, третий вход является синхронизируюшим входом, соединен с С-входом регистра, первым, вторым и третьим дешифраторами и элементами И, выходы регистра соединены соответственно с входами первого, второго и третьего дешифраторов и элементов И, управляюший выход регистра соединен с входом четвертого элемента И и является первым выходом формирователя, выход четвертого элемента И

соединен с С-входом D-триггера, выход которого подключен к первому входу четвертого дешифратора, второй вход которого соединен с выходом третьего элемента И, выходы первого дешифратора соединены с со5 ответствуюш.ими входами первого и второго RS-триггеров, выходы которых являются соответственно вторым и третьим выходами формирователя микрокоманд, выходь второго и третьего ичетвертого дешифраторов явQ ляются соответственно четвертым и пятым выходами формирователя, соответствующие выходы регистра являются шестым, седьмым и восьмым выходами формирователя, выходы второго и первого элементов И являются соответственно девятым и десятым

5 выходом формирователя.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока счетчиков; на фиг. 3 - схема дешифратора условий ветвления; на фиг. 4 - схема блока синхро0 низации; на фиг. 5 - схема формирователя микрокоманд; на фиг. 6 - схема сдвигового регистра; на фиг. 7 - диаграмма работы устройства.

Устройство для приема информации содержит первый блок 1 памяти, второй блок 2 памяти, постоянную память 3, блок 4 счетчиков, дешифратор 5 условий ветвления, блок 6 синхронизации, формирователь 7 микрокоманд, сдвиговый регистр 8, регистр 9

0 адреса Микрокоманд, коммутатор 10, ключи 11 первой группы, ключи 12 второй группы, информационную шину 13, информационный вход-выход устройства 14, вход 15 пуска (синхронизации), выход 16 разрешения обмена, выход 17

5 ошибки, выход 18 устройства, подключенный к сдвиговому регистру 8 группой входов 19, группой входов 20 к дешифратору 5 условий ветвления, к которому подключен третий выход 21 блока 4 счетчиков, адресный выход 22 .постоянной памяти подключен своими входами 23 и 24 соответственно к дешифратору 5 условий ветвления, а выход 26 постоянной памяти 3 - к формирователю 7 микрокоманд, выход 27 которого соединен с входом коммутатора 10,

5 а шины 28-34 соединены со входами блока 4 счетчиков, с входом ключей 11 первой группы, со входами ключей 12 второй группы, со входом чтения и входом записи первого блока 1 памяти, с входом блока 6 синхронизации, первый и второй выход которого

0 подключены соответственно к регистру 9 адреса микрокоманд и к формирователю 7 микрокоманд.

Блок 4 счетчиков (фиг. 2) состоит из счетчика 37 адреса, счетчика 38 числа слов и счетчика 39 команд. Первый информацион5 ный вход блока 4 счетчиков соединен с D-BXOдами счетчиков 37-39, выход счетчика 37 адреса имеет выход 40, выход счетчика 38 числа слов имеет выход переполнени,ч 21, выход счетчика 39 команд имеет выход 41. Дешифратор 5 условий ветвления (фиг. 3) содержит элементы И-ИЛИ 42-44, имеющие входы 23,-23з, 25j, 263, 20.j, 20г. Блок 6 синхронизации (фиг. 4) содержит генератор 45 и триггер 46. Формирователь 7 микрокоманд (фиг. 5) содержит регистр 47, D-триггер 48, иервый и второй RS-триггеры 49 и 50, четыре дешифратора 51-54, четыре элемента И 55-58, имеющих выходы 28j, 28д, 29i-294. Сдвиговый регистр 8 (фиг. 6) содержит п элементов И-ИЛИ 59 (59j-59f)), где п - разрядность регистра, п элементов И-ИЛИ 60 (60i-бОп), нервый и второй элементы НЕ 61 и 62. Устройство работает следующим образом. Пуск устройства осуществляется подачей сигнала на синхронизирующий вход 15 (пуска), но которому блок 6 синхронизации осуществляет выдачу синхроимпульсов. Останов работы устройства осуществляется подачей сигнала с выхода формирователя микрокоманд на соответствующий вход блока синхронизации, который прекращает выдачу синхроимпульсов сигналов. Работу устройства рассмотрим в двух режимах: в режиме подготовки к обмену (загрузка начального адреса первого блока памяти в счетчик 37 адреса, загрузка дополнения до числа слов принимаемого массива данных в счетчик 38 числа слов и включение триггера 49 и формирователя 7 микроко.манд)и в режиме приема информации с входа 18 устройства (фиг. 7). Загрузка счетчиков 37 и 38 и включение триггера 49 производится при выполнении отдельных ко.мапд, записанных во втором блоке памяти. Перед пуском устройства счетчик 39 команд находится в исходном состоянии и адресует соответствующую ячейку второго бло ка памяти, а регистр 47 имеет сигнал только на первом выходе (выход 27). После пуска устройства начинается выполнение команд, причем последовательпость выполняемых команд устройством определяется программой, записанной во втором блоке памяти. В конце выполнения очередной команды на выходе 27 формирователя микрокоманд.вы рабатывается сигнал, по которому ко.ммутатор 10 пропускает на информационный вход регистра 9 адреса микрокоманд поле кода операции командного слова с информационного выхода второго блока памяти, адрес которого находится в счетчике 39 команд и поступает па адресный вход второго блока памяти. -По заднему фронту сигнала на первом вы.ходе 35 блока 6 )он11зации содержимое поле кода операции командного слова появляется на выходе регистра 9 адреса микрокоманд и в качестве naMaJibHoro адреса соответствующей микропрограммы по.ступает на адресный вход постоянной памяти 3 на выход 25 и 26 микроопераций и адресный выход 22 которого выдается первая выбранная микрокоманда соответствующей микропрограммы. Содержимое поля адреса данной микрокоманды, подаваемое на адресный выход 22 постоянной памяти, с учетом возможного ветвления, осуществляемого дещифраторО1М ус«1овий ветвления под управлением кода ветвления выхода 25 .микроопераций постоянной памяти 3, определяет адрес следующей микрокоманды данной микропрограммы. Операционная часть микрокоманды с выхода 26 по заднему фронту сигнала на втором выходе 36 блока 6 синхронизации, операционная часть командного слова по заднему фронту сигнала на выходе 36 блока 6 синхронизации, пропускаемого на выход третьего элемента И 57 сигналом «Конец команды с нервого выхода регистра 47 микрокоманд, запоминаются в регистре 47 и триггере 48 соответственно. Кроме того, в конце выполнения каждой команды, кроме сигнала «Конец команды, на первом выходе регистра 47 микрокоманд на девятых выходах регистра 47 микрокоманд появляется код, по которому со второго выхода третьего дещифратора 53 в момент прихода сигнала с выхода 36 блока 6 синхронизации вырабатывается сигнал. Этот сигнал поступает на счетный вход счетчика 41 команд, значение которого увеличивается па единицу, т.е. вырабатывается очередной адрес второго блока памяти. Изменение адреса команды на выходах 41 счетчика 39 команд производится по заднему фронту сигнала на его счетном входе. После этого начинается выполнение первого цикла исполнения команды, т.е. первой микрокоманды соответствующей данной команды микропрограммы. Рассмотрим далее выполнение команды загрузки кода начального адреса для первого блока памяти в счетчик 37 адреса с момента записи операционной части первой микрокоманды гу икропрограммы загрузки счетчика 37 адреса в регистр 47 микрокоманд и операционной части команды в триггер 48 в конце выполнения предыдущей команды. В первой .микрокоманде микропрограммы загрузки счетчика 37 адреса, считанной в регистр 47 .микрокоманд, вырабатываются сигиалЕз на пятом выходе 30 в течение всего цикла и на выходе второго дешифратора 52 и третьего дешифратора 53 в мо.мент выработки сигнала блоком 6 синхронизации на его втором выходе 36. По этим сигналам код начального адреса для первого блока памяти с выхода второго блока памяти по адресу из счетчика 39 команд, через первую группу ключей, информационную щину 13, и}1формационный вход блока 4 счетчиков подается на информационный вход счетчика 37 адреса и запоминается в нем по заднему фронту сигнала на входе записи счетчика 37 адреса. В это же время содержимое счетчика 39 команд увеличивается па единицу по сигналу на его счетном входе. Кроме того, в этом же цикле выполпения команды в регистр 9 адреса микрокоманд заносится адрес очередной микрокоманды с адресного выхода 22 постоянной памяти 3. Так как сигналы на выходе 25 микроопераций постоянной памяти отсутствуют, то модифицируемая часть адреса с адресного входа 23 дешифратора условий ветвления на его выход поступает без изменения. Запоминание адреса очередной микрокоманды в регистре 9 адреса микрокоманд производилось по сигналу на первом выходе 35 блока синхронизации, поэтому к моменту появления сигнала на втором выходе 36 блока синхронизации 6 на выходе 26 микроопераций постоянной памяти сформирована операционная часть микрокоманды, которая по заднему фронту сигнала на втором выходе 36 блока 6 синхронизации .появляется на выходе регистра 47 микрокоманд, после чего начинается выполнение второго цикла команды (второй микрокоманды микропрограммы загрузки счетчика 39). Во втором цикле, являющимся последним циклом исполнения данной команды, на первом выходе регистра 47 микрокоманд и соответственно на выходе 27 микрооперации «Конец команды формирователя микрокоманд появляется сигнал и производится выборка очередного командного слова второго блока памяти и первой микрокоманды очередной микропрограммы из постоянной памяти. Выполнение команд загрузки счетчика 38 производится аналогично описанному, но вместо выработки сигнала на выходе дешифратора 52 производится выработка сигнала на выходе четвертого дешифратора 54, причем на выходе триггера 48 присутствует код, идентифицирующий счетчик 38 числа слов, а на десятом выходе регистра 47 микрокоманд присутствует в первом цикле выполнения этой команды сигнал, разрешающий прохождение сигнала со второго выхода 36 блока 6 синхронизации на синхровход четвертого дешифратора 54. Выполнение команд безусловного перехода, изменяющих содержимое счетчика 39 команд, производится аналогично загрузке счетчика 38, но код в триггере 48 при этом указывает счетчик 39 команд, поэтому сигнал вырабатывается на выходе четвертого дешифратора 54. Выполнение команд включения первого триггера 49, выключения первого триггера 49 по первому R-входу и выключения блока 6 синхронизации (сброс триггера 46) происходит за один цикл, т.е. микропрограммы выполнения данных команд содержат по одной микрокоманде, в которых- вырабатываются сигналы «Конец команды) и «Продвижение счетчика 39 команд и производятся все выше описанные действия, связанные с выборкой очередного командного слова. Кроме этих действий, в команде включения триггера 49 (выработки сигнала разрешения обмена выдаваемого на внешнее устройство с выхода 16 разре1иения обмена данного устройства) по соответствующему коду на вторых выходах регистра 47 микрокоманд первый дешифратор 51 в момент появления сигнала на выходе 36 блока 6 синхронизации вырабатывает на своем втором выходе сигнал, который включает первый триггер 49 по S-входу и выключает (или подтверждает выключенное состояние) второй- триггер 50 по R-входу. При выключении первого триггера 49 по соответствующей команде сигнал вырабатывается на третьем выходе дешифратора 51 и сбрасывает триггер 49 по его первому R-входу. Если выполняется команда останова работы устройства, то кроме сигналов, присущих последнему циклу выполнения команд описанных выше и осуществляющи; выборку очередного командного слова, на третьем выходе регистра 47 микрокоманд присутствует сигнал, который разрешает прохождение сигнала со второго выхода блока 6 синхронизации через первый элемент И 55 и десятый выход формирователя микрокоманд на R-вход триггера 46 блока 6 синхронизации, останавливая его работу. Разрешение на выдачу информации от внешнего устройства обеспечено включением триггера 49 в формирователе микрокоманд и соответственно выдачей сигнала с выхода 16 разрешения обмена устройства. Перед выдачей сигнала на выход 16 разрешения обмена устройства в счетчик 37 адреса записан начальный адрес первого блока памяти, с которого начнется заполнение им массива принимаемых слов, а в счетчик 38 числа слов дополнение до его переполнения числа принимаемых слов, т.е. счетчик 38 числа слов должен переполниться только при приеме последнего, числа требуемого массива слов. Выдача сигнала признака переполнения на выход блока 4 счетчиков производится при записи единиц во всех разрядах счетчика 38 числа слов. Передающее устройство и предлагаемое устройство для приема информации работают асинхронно. Передача информации производится по дву.м информационны.м линиям связи с сопровождением информационных разрядов (входы 19i и 192 регистра 8) синхросигналом (вход 19з регистра 8 сдвига), при этом последняя пара передаваемых разрядов каждого слова информации идентифицируется сигналом «Конец слова (поступающим на вход 20 дешифратора условий ветвления), а последнее слово массива передаваемых чисел идентифицируется сигналом «Конец массива (поступаюнигм на вхг)д 20 дешифратора условий ветвления). Передаваемые виешиим устройством сигналы в предлагаемое устройство иоступают через его вход 18. На фиг. 7 изображена вре.меггная диаграмма работы устройства при ирисме информации, поэтому eio работу в даимом режиме рассмотрим, иснол1)3уя эту временную диаграммуНа фиг. 7 иоказаны иять условных циклов, из них нервый соответствует выполнению носледнего никла нредвгдущей команды, в котором Г1роизводи1ся выборка п-ой команды (команды обмена даннымм) по сигналу «Конец команды на выходе фор.мирователя микрокоманд 7 и « 1родБижение счетчика 39 ко.маид на едииицу. Счетчик 39 команд в первом цикле временной диаграммы (фиг. 7) содержит адрес п-ой командв, а но оксншании этого цикла в нем содержится увеличенный на единицу ададрес (п+)-()й коман.аы, который оудет «продвинут в конце аы110Л е1н;я п-ой ко.мандв, т.е. но окончании четве|)того цикла, показанного на 7. Второй, третий и четвертый цик.лы временной диаграммы (фиг. 7) соответствуют условным нервому, второму и третьему циклам вынолнения команды об.мена данными, работу которой опишем ниже, а пятый цмкл временной диаграммв, показанной i;a фиг. 7., соответствует выполнению первого цикла (п+1)-ой команды, т.е. очередной команды nporpa.M.MBi. При описании работы устройства во время выполнения команды обмена ;iainibiM будем есылаться иа условные первый, второй и гретий циклы выполнения комапды, что соответсгвует второлгу, третьему и четвертому циклам, показагшым на временной диаграмме (фиг. 7). Циклы выполнения командг обмена называем ус,човн1 1мп, потому что нерзый и второй цик.лы ее выполнения иовторяютея .многократно. Иод временной диаграммой (фиг. 7) показана блок-с.хема алгоритма выполнения ко.чанды обмена в привязке к циклам ее исполнения. Поясним обозначения на блок-схеме. Началыплй адрес микропрограммы об.мена данными, равный значению r.ojiH кода операции командного слова, имеет три м,тадц1их разря;|,а, равных HVлю, а все осталып 1е старшие разряды обозначены еимволами Xj...Xj. Код адреса в первой и второй микрокомандах, выдаваемый па выход поетояпной памяти, также равен на11альпому адресу дапной микропрограммы, т.е. имеет три нулевых младших разряда и етарн1ие разряды, равные Xj..,X;, Таким образом, первая мик }окоманда осуществляет переход па еаму себя при отсутствии ус;;овия перехода (сигна.та «Конец слова - на входе 202 деншфратора условий ветвления --- на блок-ехеме а.;гори ма показано стрелкой 2()р, - «О) или г.ропсходиг переход к микрокоманде второго цикла, имекхцей адрес равгплй «Х(...Х;ООЬ при наличии сигнала «Копец слова на входе 20g дешшрратора условий ветвлепия и вьнюлпения ело;.ия ветвления (этот переход показан на блок-схеме ал(юритма выпо)нения команды обмена данньп51И CTpejiкой 202 «1). .лдреспая часть второй микрокоманды ла ,е 22 ностоя1-П1ОЙ памяти также представляет собой адрес перзой микрокоманды данной микропрограммы, к которой и происходит переход, если условия ветвления указывают, что счетчик 38 числа с.дов не переполпяется, т.е. на выходе блока ечетчиков не вырабатывается сигнал условия переполнения и внешнее устройство не сигнализирует HS вход дешифратора уеловий ветвления о передаче последнего .массива слова. RcJiH сигнал условия переполнения счетчика 38 числа слов с вы.хода блока счетчиков указывает на прием последнего слова массива данных и внешнее устройство выдает сигнал «Конец .массива на вход 20 де1И1-:фратсра условий ветвления 5, что соотве1ствуег пор.ме приема массива данных и от 1ггорой микрокоманды происходит переход к третьей микрокоманде, раеположенной в ноетоягп- ой памяти по адресу «Х ... XjilO. Эта .микрокоманда является последпей в л,анной микропрограмме при норме приема (.дак}|ая ситуация на блок-схеме а.норпт.ма вьнюлнения команды обмена показана стрелкой а. где а : 21 «1 20; «1), При первом типе ошибки приема .lainibix, когда счетчик 38 числа слов сигнализирует о конце массива прини.маемых данных, я внеишее устройство не выраба ывает сигнал «Конеи, массива, происходит переход к четвептой микрокоманде микропрограммы обмена данными, которая та1ч же яв.;|яется Н)с.;едпей микрокомандой дан 1-1 ой микропр01рам.мы и рас и од о.жен а с постоянной памяти 3 по адрееу «Xj... (данная ситу;:1п.ия показана на блок-схеме алгоритма в:-,нюлне}(ия комапдь; обмепа с|-релкой и, где 5 :21 «1 20 «О). При втооом опгибк-. отсутствует условие переполнения счетчика 38 числа слон, а впецгнее устройство сигнализирует об окончании передачи массива да:пых, происходит переход к пятой микрокоманде микрО1г)ограммы. ко Орая /акже является последней мпкрокома1;дой псдолнения микропрогра.ммы обмепа, но с vnciOM наличия втоpoio типа пр:-. передаче данных, данной микрокоманды равен При выполнепии первого цикла команды обмепа микрооперации в формирователе .микрокоманд 7 не вырабатываются, старшие разряды поля, адреса микрокоманды, выдаваемого на выход постоянной памяти равны Xf ...Xj младшие разряды поля адреса микрокоманды, выдаваемые на адресный вход дешифратора условий ветвления равны «000, а на выходе 25 микроопераций вырабатывается код «01 (выход 25 «1, а выход 252 «О). Во время зацикливания первой микрокоманды внешнее устройство передает данные парами разрядов, сопровождая их синхросигналом. На фиг. 7 показан прием данных (lOj и 19г), сопровождаемых синхросигналом (lOj). Сдвиговый регистр 8 осуществляет прием этих данны-х, передаваемых старшими разрядами вперед, в младшие четный и нечетный разряды регистра 8 сдвига соответственно, причем нечетные и четные разряды регистра сдвига как бы организуют два самостоятельных регистра сдвига, построенные соответственно на 2п элементах И-ИЛИ 59 и 60. Таким образом, несмотря на то, что за один синхросигнал на синхровходе 19з сдвигового регистра 8 происходит сдвиг на один разряд, обеспечивается прием пары бит информации. Каждый п/2 пар передаваемых бит данных (п - разрядность слова данных) сопровождаются сигналом «Конец слова, выдаваемым внешним устройством на вход дешифратора 5 условий ветвления, который через элемент И-ИЛИ 42 в дешифраторе условий поступает на выход дешифратора, вырабатывая адрес второй микрокоманды, равный «Xj ...Xj 001. Таким образом, происходит переход к выполнению второй микрокоманды микропрограммы обмена данными. Следует отметить, что (фиг. 6) структура сдвигового регистра 8 позволяет не только увеличить скорость передачи информации, но и сильно ослабить требования к разбросу параметров передаваемых сигналов и их рассинхронизации, что существенно удешевляет разрабатываемую аппаратуру. Как видно из временной диаграммы требуется перекрытие заднего фронта синхросигнала на входе синхронизирующего сигнала сдвигового регистра 8 лишь на время 2€, - время задержки сигнала на элементе НЕ 61 (62). Пунктиром показан условный допуск несинхронности сигналов, который фактически имеет еш,е большую величину. То же относится и к сигналу «Конец слова (20 - на фйг. 7), длительность которого не должна превышать длительности двух циклов работы предлагаемого устройства и который должен записаться в регистр 9 адреса микрокоманд, пройдя через элемент И-ИЛИ 42, что в худшем случае потребует увеличения его длительности от одного до двух длительностей цикла работы предлагаемого устройства. Кроме того, следует заметить, что так как на выходе постоянной памяти 3 микрокоманд в первой микроко.манде на.ходитсн нулевая-информация, то предлагаемое устройство не реагирует на сигналы с выходов блока 4 счетчика и входа «Конец слова, связанного с выходом внешнего устройства. Поэтому все возможные сигналы - помехи, возникающие в указанных цепях (особенно в цепях связи с внешним устройством), не влияют на работу устройства. При выполнении второй микрокоманды микропрограммы обмена производится запоминание принятой в сдвиговый регистр 8 информации в первом блоке памяти, модификация («Продвижение) содержимого счетчика 37 адреса и счетчика 38 числа слов и переход к выполнению первой или третьей микрокоманды микропрограм.мы, если передача и прием данных соответственно не закончены или закончены. Если внешнее устройство сигнализирует об окончании передачи, а прием не закончен, либо если прием данных закончен, а передача данных не завершена, производится переход к четвертой, либо к пятой микрокомандам микропрограммы.. Таким образом, для выполнения выше упомянутых действ 1Й во второ.м цикле вырабатываются:микрооперация на седьмом выходе формирователя микрокоманд, которая разрешает подачу данных с выхода сдвигового регистра 8 через вторую группу ключей 12, через информационную шину 13 на информационный вход - выход первого блока 1 па.мяти, на адресном входе которого присутствует адрес ячейки, куда необходимо записать данное число и выдаваемый через выход блока 4 счетчиков с выхода счетчика 37 адреса; .микрооперация на девятом выходе формирователя микрокоманд, сформированная на втором элементе И 56, и поступающая на вход записи первого блока памяти. По этой микрооперации происходит запоминание принятого числа в нерво.м блоке 1 памяти; микрооперация на выходе второго дешифратора 52 формирователя микрокоманд 7, которая «продвигает содержимое счетчика 37 адреса, вырабатывая адрес первого блока памяти для очередного принимае.мого числа; микрооперация на выходе третьего дешифратора 53 в формирователе микрокоманд 7, которая «продвигает содержимое счетчика 38 числа слов. Па выходе 25 постоянной памяти вторая микрокоманда имеет код «10 (выход 25 «О, а выход 252 «I), по которому устройство перестает реагировать на сигна.ч «Конец слова (этим дополнительно снимаются ограничения на длительность этого сигнала) и реагирует только на сигналы «Конец .массива (вход 20 в дешифраторе условий ветвления) и условия переполнения

счетчика 38 числа слов (вход 21 в дешифраторе условий ветвления). Данная реакция отображается в ветвлении микропрограммы, которое осуществляется дешифратором условий ветвления. При наличии сигнала «Конец .массива он со входа 20i передается на выход, элемента И-ИЛИ 44, а при наличии условия переполнения счетчика 38 числа слов сигнал вырабатывается на выходе элемента Й-ИЛИ 43. Так как адресное поле микрокоманды на выходе 22 постоянной памяти 3 содержит код Xj...Xj 000, то при различных сочетаниях сигналов на третьем и четвертом входах в дешифраторе условий ветвления формируются четыре возможных адреса «Xj ...Xj 000 - продолжение приема данных, «Xi...XjllO - окончание приема данных по ветви норма и адреса «Х; ... Xj 010 и «Xj...Xj 100 - прекращение приема данных по ветвям «брака. Как видно из временной диаграммы (фиг. 7), ..аопуск на .разброс параметров сигнала «Конец массива (вход 20i в дешифраторе условий ветвления) еще больше, чем для сигнала «Конец слова (вход 202 там же),

При выполнении третьей, четвертой и пятой микрокоманд микропрограммы обмена данными производится выборка очередного командного слова по сигналу «Конец команды с выхода формирователя 7. Отличие в их выполнении состоит в том. что в третьей микрокоманде дополнительно вырабатывается сигнал на третьем выходе первого дешифратора 51 в формирователе 7, по которому выключается триггер 49 и снимается сигнал с выхода 16 разрешения обмена устройства, а в четвертой и в пятой микрокомандах сигнал вырабатывается на первом выходе дешифратора 51 в формирователе 7, по которому кроме сброса триггера 49 происходит включение триггера 50, который выдает сигнал на выход 17 брака обмена устройства. При этом, чтобы изменить ход программы, записанной во втором блоке памяти 2, запись начального адреса соответствующей подпрограммы может производиться в счетчик 39 команд с внешнего устройства через вход-выход 14 устройства, информационную шину 13 и информационный вход блока 4 счетчиков. Выдача данных из первого блока 1 памяти на вход-выход 14 устройства по соответствуюихему адресу, подаваемому на адресный вход первого блока памяти с выхода счетчика 37 адреса через выход блока 4 счетчиков, осуществляется по микрооперации на восьмом выходе фор.мирователя микрокоманд, поступающей на вход чтения первого блока памяти.

1 аким образом, предлагаемое устройство для приема информации позволяет осуществлять скоростной прие.м данных, передаваемых последовательным кодом с контролем хода передачи данных. Предлагаемое устройство не реагирует в определенные моменты передачи данных на возможные помехи в соответствующих целях, и упрощает реализацию как приемного так и передающего устройства.

0 Сокращение времени передачи в устройстве обеспечено соответствующей организацией сдвигового регистра 8 и эле.ментов и узлов, осуществляющих контроль передачи данных, что позволило за одну посылку в

, предлагаемом устройстве принимать две ЦИФРЕ) числа. Поэтому по вре.мени передачи и приема предлагаемое устройство превосходит известное.

Кроме того, сеанс повторного обмена при обнаружении ошибки передачи может быть

0 начат сразу после обнаружения ошибки в передаче данных, без непроизводительных потерь времени, вызванных жестким детерминизмом в работе устройств, передающих и принимающих информацию. Предлагаемое устройство позволяет также избежать холос5 тых затрат времени в случае сбоя при передаче комбинации «Конец цикла, при котором очередной сеанс обмена пройдет впустую из-за неправильной работы счетчика групп данных.

Упрощение устройства достигается за счет снятия жестких ограничений на соотношения передаваемых сигналов входной информации и допустимых разбросов их време гных параметров. Кроме того, методы кодирования передаваемой информации в

известном устройстве требуют соответствующей реализации блока фазирования и блока преобразования последовательного кода в параллельный, в предлагаемом устройстве блок фазирования заменен блоком синхронизации, а блок преобразования последо0 вательного кода в параллельный заменен сдвиговым регистром 8. Соответствующее построение узлов предлагаемого устройства и их связей снижают требования к временным параметрам пере.даваемых сигналов и их рассинхронизации.

Кроме того, следует от.метить повышенную помехозащищенность предлагаемого устройства-, так как область действия помех в линиях передачи данных сужается по времени в несколько раз, напри.мер требование

Q к истинности данных в информационных линиях сужается до величины ±2 по отношению к :заднему фронту синхроимпульса, где f - время задержки элемента НЕ 61 (62).

w

Фиг.З

2В &

ILLFT

Р)

Г- in

/IB

2

(2)

qJvz.Z

Фиг.

nf3}

)

J4

jj

sel

JO

28,

НС 5Z

2gt

291

ЛС 53

232

Js

u

.(0)

1

aj

a a

d a

L

Я

w

&

X

l

r.

«.«

..Л

n

фиг. 6