Устройство для прямого и обратного преобразования чисел из кода системы остаточных классов в двоичный код Советский патент 1984 года по МПК G06F5/02 

Изобретение относится к вычислительной технике и может быть исполь зовано в цифровых вычислительных устройствах для перевода чисел из д ичной позиционной системы счисления в. систему остаточных классов и обра но. Известно устройство для прямого и обратного преобразования чисел из кода снстеьш остаточньпс классов в двоичный код, содержащее приемные регистры, накапливающие счетчики, суммирующие по модулю счетчики, ком мутирукяцие элементы ПНедостаток указанного устройства заключается в значительном объеме оборудования, предназначенного для преобразования чисел. Наиболее близким к предлагаемому является устройство для прямого и обратного преобразования чисел из кода системы остаточных классов в двоичный код, содержащее (n+t) счетчик, (п-И) дешифратор нуля, два элемента И, два триггера и переключатель, причем единичный выход первого триггера подключен к первому входу первого элемента И, второй вход которого соединен с тактовой шиной устройства, а выход соединен с тактовой шиной устройства, выход подключен к входам счетчиков, выход вто рого элемента И подключен к первому входу переключателя, выход которого соединен с нулевым входсм первого триггера, выход которого соединён с входом пуска устройства, входы дешифраторов нуля соединены с выходами соответствуквдих счетчиков выходы дешифраторов нуля подключены к входам второго элемента И, а выход (п+1)го дешифратора нуля соединен с вторым входом переключателя, нулевой и единичный входы второго триггера подк1вочеш 1 к первой и второй управляющим шинам устройства соответ ственно, нулевой выход второго триггера подключен к входу управления сл(кением м первых счетчиков и входу управления вычитанием (i + 1)-ro счетчиха, единичный выход второго триг.гера подключен к входу управления вычитанием первых счетчиков и входу управления сложением (Т1+1)-го счетчика С 21. Недостатком известного устройства является сравнительно низкое быстро:действие. Цель изобретения - повьшение быстродействия устройства путем повышения скорости преобразования чисел из кода системы остаточных классов в двоичную позиционную систему. Поста зленная цель достигается тем, что устройство для прямого и обратного преобразования чисел из кода системы остаточных классов в двоичный код, содержащее (п+1) счетчиков, (п+1) дешифраторов нуля, два элемента И, два триггера и переключатель, причем входы дешифраторов нуля соединены с выходани соответствукяцих счетчиков, единичный выход первого триггера подключен к первому входу первого элемента И, второй вход которого соединен с тактовым входом устройства, а выход подключен к первым входам счетчиков, выход второго элемента И подключен к первому входу переключателя, к второму входу которого подключен выход первого дешифратора нуля, выход переключателя соединен с нулевым входом первого триггера, единичньв вход которого соединен с входом Пуска устройства, выходы дешифраторов нуля с второго по п-й подключены к входам второго элемента И, нулевой и единичный входы второго триггера подключены к входам управления переводом в двоичньй код и обратно устройства соответственно, нулевой выход второго триггера подк/ночен к входам управления сложением первого счетчика и вычитанием счетчиков с второго по (п+1)-й, единичный выход второго триггера подключен к входам управления вычитанием первого счетчика и сложением счетчиков с второго по ()-й, выходы счетчиков соединены с входами соответствующих дешифраторов нуля, содержит третий и четвертый элементы И, причем входы с перво.го по третий третьего элемента И соединены соответственно с единичным выходом первого триггера, тактовым входом устройства и прямым выходом четвертого элемента И, инверсный выход которого подключен к третьему входу первого элемента И, выход третьего элемента И подключен к вторым входам счетчиков с первого по п-й, первь и второй входы четвертого элемента И соединены соответственно с нулевым выходом второго триггера и выходом (n+t)-ro дешифратора нуля. На чертеже представлена схема устройства для прямого и обратного преобразования чисел из кода системы остаточных классов в двоичный код. Устройство для прямого и обратно . го преобразования чисел из кода сис теьш остаточных классов в двоичный код содерзЕИт триггер 1, первый счет чин 2, счетчики 3 с второго по (п+|)-й, дешйфратЪры 4 нуля, переключатель 5, триггер 6, элементы И 7 - 10, тактовый вход 11, вход 12 пуска, управляющий вход преобразования числа из двоичного ко. да 13, управлякщий вход 14 преобразо вания числа в двоичный код. Счетчики 3 осуществляют счет по модулю соответствующего основания системы остаточных классов. Сигналы .на вторых входах счетчиков 2 и 3 вызывают изменение их содержимого на величину, равную наименьшему основанию системы остаточных классов. Устройство для прямого и обратног преобразования чисел из кода системы остаточных классов в двоичный код работает следующим образом. 1 В режиме преобразования в код сие темы остаточных классов сигнал подается на вход 13, переключатель 5 устанавливается в первое положение, число в двоичном коде записано в счетчике 2., счетчики 3 обнулены. Триггер 1 в единичном состоянии, и сигнал с его единичного выхода под готавливает счетчик 2 к работе в режиме Вычитание, а счетчики 3 - к работе в режиме Сложение. Сигнал с нулевого выхода триггера 1 вырабатывает нулевой сигнал на единичном выходе элемента И 10 и единичньй сиг нал на нулевом выходе элемента И 10 По сигналу, приходящему по входу 12 пуска на единичный вход триггера 6, он устанавливается в единичное состояние и сигналом со своего единично го выхода открывает элемент И 7 по первому входу, на третий вход которого поступает единичный сигнал с ну левого выхода элемента И 10. На второй вход элемента И 7 по тактовому входу 11 поступают тактовые импульсы, которые, пройдя через элемент И 7, производят постепенное вычитание единищ 1 в счетчике 2 и одновременно производят заполнение по единице счетчиков 3. В момент обнуления счетчика 2 срабатывает 1 3. первый дешифратор 4 нуля. сигнал с выхода которрго, пройдя через переключатель 5, переводит триггер 6 в нулевое состояние. При этом прекращается поступление тактовых импульсов через элемент И 7. В счетчиках 3 зарегистрирован код системы остаточных классов, соответствующий двоичному коду, первоначально записанному в счетчике 2. В режиме преобразования в двоичный код сигнал подается на вход .14, переключатель 5 устанавливается во второе положение, число в коде систеьа остаточных классов записано в .счетчиках 3, причем (п + О-й счетчик 3 имеет наименьший модуль. Счетчик 2 обнулен. Происходит переключение триггера 1 в нулевое состояние, сигнал с его нулевого вьтода подготавливает счетчик 2 к работе в режиме Сложение, счетчики 3 - к работе- в режиме Вычитание, а элемент И 10 - к работе в зависимости от значения выходного сигнала (п+О-го дешифратора 4 нуля. По сигналу, приходящему по входу 12 пуска, триггер 6 устанавливается в единичное состояние и разрешает прог хождение тактовых импульсов через элемент И 7 либо элемент И 9 на входы счетчиков 2 и 3. Если значение ()-го счетчика 3 не равно нулю, то нулевой сигнал выхода (п+1)-го дешифратора 4 нуля, пройдя через элемент И 10, откроет по третьему входу элемент И 7 и закроет по третьему входу элемент И 9. Тактовые импульсы, пройдя через элемент И 7, производят постоянное заполнение по единице счетчика 2 и одновременно вычитание по единице из счетчиков 3. Так будет до тех пор, пока содержимое {п+1)-го счетчика 3 не станет равным нулю. Как только (п--1)-й счетчик 3 станет равным нулю, срабатывает ()-й дешифратор 4 нуля, сигнал с которого, пройдя через элемент И 10, закроет элемент И 7 и откроет по третьему входу элемент И 9. Тактовые импульсы, пройдя через элемент И 9, производят постепенное увеличение счетчика 2 на константу, равную модулю Гп+О-го счетчика 3 и одновременно вычитание той же константы из всех счетчиков 3, кроме (п-«:1)-го. В момент обнуления всех счетчиков 3 срабатывают дешифраторы 4 нуля, сигналы с выходов которых, поступая

на выходы элемента И 8, вырабатывают на его выходе сигнал, который, пройдя через переключатель 5 на нулевой вход триггера 6, переводит его в нулевое состояние и прекращает тем саMifM поступление тактовых импульсов на входы счетчиков 2 и 3 через элементы И 7 или И 9. В счетчике 2 при этом регистрируется двоичнь код преобразованного числа.

Изобретение обладает большим быстродействием, чем прототип, так как

преобразование числа из кода системы остаточных классов в двоичную позиционную систему в прототипе происходит за Ц тактов, где равио двоично позиционному числу, а в предлагаемом устройстве - за (М)...-., Ринл+Гтг -1

11 fr ч (

тактов. mifij

Таким образом, быстродействие пред0 лагаемого устройства при преобразовании числа в двоичную позиционную систему существенно выше.

УСТРОЙСТВО ДЛЯ ПРЯМОГО И ОБРАТНОГО ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ КОДА СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ДВОИЧНЫЙ КОД, содержащее (п+1) счетчиков, (ln-1) дешифраторов нуля, два элемента И, два триггера и переключатель, причем входы дешифраторов нуля соединены с выходами соответствующих счетчиков, единичный выход первого триггера подключен к первому входу первого элемента И, второй вход которого соединен с тактовым входом устройства, а выход подключен к первьм входам счетчиков, выход второго элемента И t подключен к первому входу переключателя, к второму входу которого подключен выход первого дешифратора нуля, выход переключателя соединен с нулевым входом первого триггера, единичный вход которого соединен с входом пуска устройства, выходы дешифраторов нуля с второго по п-и подключены к входам второго элемента И,, нулевой и единичный входы второго триггера подключены к входам управления переводом .двоичный код и обратно устройства соответстйенно, нулевой выход второго триггера подключен к входам управления сложением первого счетчика и вычитанием счетчиков с второго по ()-й, единичный выход второго триггера подключен к входам управления вычитанием первого счетчика и сложением счетчиков с второго по (п+1)-й, отличающееся % тем, что, с целью повышения быстродействия устройства, оно содержит третий и четвертый элементы И, причем входы с первого по третий третьего элемента И соединены соответственно с единичным выходом первого триггера, тактовым входом устройства и прямым выходом четвертого элемента И, инверсный выход которого подключен к 00 третьему входу первого элемента И, выход третьего элемента И подключен к вторым входам счетчиков с первого СП по п-й, первый и второй входы четвер того элемента И соединены соответстсо венно с нулевым выходом второго триггера и выходом ()-го дешифратора нуля.I

8СВК изСОК

/4

/3