Устройство для контроля блоков синхронизации Советский патент 1985 года по МПК G06F11/14 

входами номера контролируемого синхро- ходом контролируемого си11хроимпульимпульса блока, а выход является вы-са блока.

1134940

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ СИНХРОНИЗАЦИИ, содержащее П блоков синхронизации, каждый из .которых содержит формирователь синхроимпульсов, вход которого является входом сигнала опорной частоты соответствующего блока синхронизации, а выходы формирователей синхроимпульсов являются выходами синхроимпульсов устройства, отличающееся тем, что, с целью повышения точности локализации неисправности блоков синхронизации, в устройство введены первьй, второй, третий и четвертый элементы И, первый, второй и третий элементы ИЛИ, счетчик, дешифратор, h элементой-И, п триггеров, элемент ИЛИ-НЕ, элемент задержки, причем первые входы первого и второго элементов И являются входом стробирующего сигнала устройства, второй вход первого элемента И соединен со входом запуска устройства, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и счетHbw входом счетчика, сбросовый вход которого соединен с выходом третьего элемента ИЛИ, а выходы счетчика сое- . динены с соответствующими входами номера контролируемого синхроимпульса каждого из П блоков синхронизации и с соответствующими входами дешифра тора, выходы которого являются вькодами индикации номера контролируемого синхроимпульса, выходы номера ко контролируемого синхроимпульса каждого из h блоков синхронизации соединены соответственно с первыми входами П элементов И, вторые входы которых соединены с выходом элемента за- держки, а выходы п элементов И соединены с соответствующими установочными входами п триггеров, сбросовые входы которых соединены с вькодом второго элемента ИЛИ, выходы 11 триггеров соединены с соответствующими входами элемента ИЛИ-НЕ, третьего . элемента И и являются выходами индикации контролируемых синхроимпульсов, выход элемента ИЛИ-НЕ соединен с входом элемента задержки, выход третьего элемента И соединен со СО 4 вторым входом второго элемента И, первым входом четвертого элемента :о |( И и является выходом сигнала исправности блоков синхронизации устройства, второй вход четвертого элемента И соединен с выходом старшего разряда депшфратора, а выход соединен с первым входом третьего элемента ИЛИ, вторые входы второго и третьего элементов ИЛИ подключены ко входу начальной установки устройства, причем в каждый блок синхронизации дополнительно введен коммутатор,, информационные входы которого соединены с выходами формирователя синхроимпульсов, адреслые входы являются

Изобретение относится к вычислительной технике, предназначено для диагностики системы синхронизации и может быть использовано в системах диагностики ЭВМ, многомашинных комплексов и многопроцессорных вычислительных систем. Известно устройство обнаружения . ошибок системы синхронизации, которое осуществляет контроль работы узла синхронизации. Устройство содержит схему фиксации, которая вьщает один набор выходных сигналов в тех случаях, когда узел синхронизации вырабатывает все синхроимпульсы, и другой набор, когда один или несколь ко синхросигналов не вырабатываются. Таким образом, данное устройство обеспечивает контроль наличия синхро сигналов PJ . , Однако в данном устройстве контролируется лишь наличие синхросигналов без проверки правильности временных сдвигов между ними; устройств не обеспечивает контроль и диагности ку распределенных в пространстве мно гоблочных систем синхронизации, характерных для больших ЭВМ, многомашинньк комплексов и многопроцессор ных систем, Наиболее близким техническим реше .нием к предложенному является устрой ство дпя синхронизации блоков вычислительной системы, состоящее из ряда пространственно разобщенных блоко обработки данных, каждый из которых содержит блок синхронизации. Все бло ки синхронизации генерируют одинаковую временную диаграмму синхросигналов и связаны между собой посредство общих магистральных линий связи. В рабочем режиме один из блоков синхро низации является вещудам , а все остальные - заблокированы. При этом работа всех блоков обработки данных синхронизируется синхросигналами ведущего блока синхронизации.При выходе из строя ведущего блока синхронизации обеспечивается его автоматическое отключение от линий распределения синхросигналов и одновременно включение одного из оставшихся блоков, который становится ведущим 2j . Недостатки устройства заключаются в том, что отключение блока синхронизации производится лишь по признаку отсутствия синхросигналов, а нарушение временных сдвигов между синхросигналами не обнаруживается; неисправность не локализуется до уровня конкретных выходов вышедшего из строя блока; кроме того, поиск неисправности требует проведения большого объема работ по контролю и измерению временных параметров синхросигналов с использованием измерительньк приборов. Цель изобретения - повьщ1ение точ ности локализации неисправности блоков синхронизации. Поставленная цель достигается тем, что в. устройство для контроля блоков синхронизации, содержащее п блоков синхронизации, каждый из которых содержит формирователь синхроимпульсов, вход которого является входом сигнала опорной частоты, а выходы являются вькодами синхроимпульсов устройства, введены первый, второй, третий, и четвертый элементы И, первый, второй и третий элементы ИЛИ, счетчик, дешифратор, (i элементов И, П триггеров, элемент ИЛИ-НЕ,элемент задержки, причем первые входы первого и второго элементов И являются входом стробирующего сигнала, второй вход первого элемента И соединен с входом Запускающего сигнала, выходы первого и второго элементов И соединены с входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И и счетным входом счетчика, сбросовый вход которого соединен с выходом третьего злемента ИЛИ, а выходы соединены с входами номера контролируемого синхроим пульса каждого из И блоков синхрони зации и с входами дешифратора, выхо ды которого являются выходами индикации номера контролируемого синхроимпульса, выходы номера контролируемого синхроимпульса каждого из и блоков синхронизации соединены с пер выми входами П элементов И, вторые входы которых соединены с выходом элемента задержки, а выходы п элемен и соединены с соответствующими тов f триггеров, установочными входами сбросовые входы которых соединены с выходом второго элемента ИЛИ, а выходы h триггеров соединены с входами элемента ИЛИ-НЕ, третьего элемента И, и являются выходами индикации контролируемьк синхроимпульсов, выход элемента ИЛИ-НЕ соединен с вхо дом элемента задержки, выход третьего элемента И соединен со вторым входом второго, первым входом четвер того элементов И и является выходом сигнала исправности блоков синхронизации, второй вход четвертого элемента И соединен с выходом старшего разряда дешифратора, а вькод соединен с первым входом третьего элемента ИЛИ, вторые входь второго и третьего элементов ИЛИ являются входом начальной установки устройства, причем в каждый блок синхронизации дополнительно введен коммутатор, инфор мационные входы которого соединены ,с выходами формирователя синхроимпул сов, адресные входы являются входами номера контролируемого синхроимпульса блока, а выход является выходом контролируемого синхроимпульса блока На чертеже приведена функци йаяьная схема устройства. Устройство содержит первый t и вт рой 2 элементы И, первый элемент 3 ИЛИ, счетчик 4, блоки 5 синхройизации, формирователи 6 синхроимпульсов коммутаторы 7,элементы И 8, триггеры 9, второй элемент 10 ИЛИ, элемент П ШШ-НЕ, элемент 12 задержки, третий элемент 13 И, третий элемент 14 ШШ, дешифратор 15, четвертый элемент 16 И, вход 17 начальной установки, входы 18 сигнала опорной ча тоты, выход 19 сигнала исправности блдков синхронизац(Ш, выходы 20 синхроймпульсов, вх.рд 21 запускающего сигнала, вход 22 стробирующего сигна ла, выходы 23 индикации номера конт404ролируемого синхроимпульса, выходы 24 индикации контролируемых синхроимпульсов . Устройство охватывает пространственно разобщенные блоки синхронизации содержащие формирова- тели синхроимпульсов 6, f-,..., 6 соответственно, которые функционируют синхронно по отношению друг к другу за счет наличия входной опорной частоты. При этом они формируют одинаковое количество серий синхросигналов с идентичными временными сдвигами, которые используются для синхронизации работы соответствующих логических блоков вычислительной системы. Одновременно эти сигналы поступают и на информационные входы коммутаторов 7, 72,...,7, соответственно. Управляющая часть устройства сое- тавлена элементами И 1,2, 16, элементами ИЛИ , 14, счетчиком 4 котооач осуществляет подачу кодовых комбинаций на адресные входы коммутаторов 7 и обеспечивает.последовательную вьйорку одноименных серий синхросигналов и их подачу на входы схемы контроля и динамического сравнения. Элементы И 8, ,8,... ,8 с RS-триг герами 94,9-,. . .,9 и с элементами 10-13 составляют схему контроля и динамического сравнения поступающих сигналов, которая осуществляет контроль наличия и взаимного соответствия временных сдвигов всех синхросигналов, снимаемых с выходов коммутаторов 7 , 7, ...,7„. Устройство работает следукнщм образом. В исходном состоянии сигналом общего сброса, подаваемым на вход 17 через элементы ИЛИ 10, 14, счетчик 4 и триггеры 9,9,...,9 сбрасываются в нулевое состояние. При этом счетчик 4 на своих выходах выдает нулевой код, выход элемента ИЛИНЕ 11 выдает уровень логической 1. который через элемент задержки 12 поан на :вторые входы элементов И Si , Выход элемента И 13 вьщает уроень логического О. Сигнал запуска режима диагностики оступает на вход 21, разрешая при том прохождение через элемент И 1 ервого стробирующего импульса, поаваемого на вход 22 устройства. Чеез элемент ИЛИ 3 этот импульс поступает на счетный вход двоичного счетчика 4, который на своих выходах вьдает код, соответствующий результату счета. Эта выходная кодовая комбинация подается на входы дешифратора 15, а также на адресные входы всех . коммутаторов 7, , 7 , ..., 7, обеспечивая выдачу на выходы этих коммутаторов первого синхросигнала всех блоков синхронизации соответственно. Стробирующкй сигнал на входе 22 выбирает ся таким, чтобы переключение коммутаторов происходило во время паузы синхросигнала. Выбранные таким образом одноименньш синхросигналы (в данном случае первые) всех блоков синхронизации 5. ,5л,...,ЗУ поступают на первые входы элементов И 8,82,...,8 соответственно, на втором входе которых поддерживается уровень логической 1. Таким образом, синхросигналы че рез элементы 8,, 8,...,8 параллель но Поступают на установочные входы (5-триггеров 9. ,9-,...,9. Если все синхросигналы поступили одновременно (синфазно), то все триггеры 9 ,9, .,.,9р одновременно и независимо друг от друга по передним фронтам этих импульсов установятся в состояние логической 1. На всех вьпсодах 24 устройства и на выходе 19 в этом случае будут вьщаны логические 1, индицирующие исправность блоков синхронизации. На выходе элемента ИЛИ-НЕ 11 установится логический О, который через время, определяемое задержкой элемента задержки 12, поступит на вторые входы элементов И 8,82,..., 8 и, тем самым заблокирует дальнейшее прохождение сигналов, а на выход элемента И 13 уровень логического О изменится на уровень логической 1, который поступит на второй вход элемента И 2 и обеспечит разрешение дпя прохождения второго стробирующе го импульса.. Если какой-либо из контролируемы синхросигналов отсутствует и не поступит на вход соответствующего эле мента И 8, то соответствующий I{S триггер сохранит свое исходное нуле вое состояние. Тогда на выходе 19, индицирующем наличие ошибки и соответствующем выходе 24, сохранится у вень логического О, ивдицирующий номер неисправного блока синхрониза ции, в то время как состояние выходов 23 указывает порядковый номер синхросигнала. При этом на входах элемента И 13 условие совпадения не будет удов;|етворено, его выход сохранит нулевое состояние, элемент И 2 по второму входу будет заблокирован и очередной стробирующий импульс не пройдет. Выходы 23 и 24 будут сохранять свои состояния, индицируя место отсутствия синхросигнала до устранения неисправности. При отсутствии синхросигналов нескольких блоков синхронизации на нескольких соответствукмцих выходах 24 сохранятся уровни логического О, указывающие номера неисправных блоков. В том случае, если все блоки, синхронизации вьфабатывают контролируемый синхросигнал и у одного или нескольких из них в недопустимых пределах изменились сдвиги (нарушилась их синфазность), то устройство будет работать следующим обра- . ;зом. Все сформированные синхросигналы поступят на первые входы соответствующих элементов И 8,, 8л,... ,8. Однако тот из импульсов, который поступит раньше остальных, соответственно раньше установит RS-триггер соответствующего канала, что будет достаточно для появлетя на выходе элемента ИЛИ-НЕ 11 уровня логического О. Через время, определяемое элементом задержки 12, этот потенциал поступит на вторые входы элементов 8(| ,8, .. ,,8„ и заблокирует дальнейшее прохождение импульсов на установку R5 -триггеров. Если время задержки элемента задержки 12 выбрать равньм допустимому интервалу расхождения сдвигов между контролируемыми синхросигналами, то те синхросигналы, которые находятся в этом диапазоне, успеют установить в единичное состояние R5 -триггеры соответствующих каналов. Те же импульсы, которые задержаны на время, превьш1ающее установленный диапазон, поступят на входы соответствующих элементов из группы 8,8,...,8 после поступления по цепи обратной связи блокирующего потенциала, и соответствующий RS-триггер сохранит свое исходное нулевое состояние. Благодаря этому на тех выходах 24, которые соответствуют блоку, откуда поступают импульсы со сдвигами, превышающими 711349 допустимые значения, сохранятся потенциалы уровня логического О, При этом аналогично случаю отсутствия сигнала устройство на своих выходах 24 и 23 сохраняет кодовые комбинации, j указывающие место неисправности до ее устранения. При отсутствии ошибки после проверки первого синхросигнала работа устройства продолжается следующим образом. Благодаря разрешающему потеницалу на входе элемента И 2 очередйой стробирующий и lпyльc через элемент ИЛИ 3 поступает на счетный вход счетчика 4, одновременно сбрасы вая триггера 9| ,9,29, через элемент ИЛИ 10 и приводя в исходное сос тояние схему контроля и динамического сравнения синхросигнала. Счетчик выдает код, соответствующий второму синхросигналу, что индицируется на выходах дешифратора 15, а на выходы коммутаторов 7 , 7 , ..., 7 вьщаются импульсы очередной серии. Схема конт роля и динамического сравнения на элементах 84,82,...,8, 9,,92,...9„ осуществляет контроль поступивших сигналов по полученному результату ипи останавливает работу схемы, индицируя на вькодах 24 и 23 место неисправности, или выдает разрешение на прохождение следующего стробирующ го импульса. Таким образом, осуществляются последовательная выборка, контрсзль и динамическое сравнение всех серий синхросигналов. При проверке последней серии синхросигналов на соответ1008 ствующем выходе 23 устанавливается уровень логической 1, который поступает и на первый вход элемента И 16. После окончания контроля и сравнения сигналов последней серии при отсутствии ошибки на выходе элемента 13 появляется уровень логической 1, который подается на второй вход элемента И 16. На выходе 16 устанавливается уровень логической 1, который через -элемент ИЛИ 14 постзтает на вход сброса счетчика 4 и возвращает его в исходное нулевое состояние. На этом цикл работы устройства диагностики блоков синхронизации вычислительной системы заканчивается. Таким образом, предлагаемое устройство обеспечивает автоматическую диагностику пространственно разобщенных, блоков синхронизации вычислительной системы, локализуя неисправность до уровня конкретного выхода неисправного блока синхронизации. При этом подверга|отся контролю как налш1ие проверяемых сигналов, так и их временные сдвиги. Благодаря использованию предлагаемого устройства значительно сокращается объем и стоимость работ при наладке и эксплуатации больших ЭВМ, вычислительных систем и комплексов, а также обеспечивается возможность диагностики систем синхронизации в системах с затрудненным ипи практически отсутствующим доступам к блокам синхронизации (в частности в ЭВМ четвертого поколения на основе БИС).

21 О