Усилитель считывания на КМОП-транзисторах Советский патент 1985 года по МПК G11C7/06 

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с высоким быстродействием и малой мощностью потребления.

Известен усилитель считывания на КМОП-транзисторах (фиг. 1), содержащий первый и второй р-канальные транзисторы обратной связи, первый и второй транзисторы предварительной установки, первый и второй выходы, триггер, п-канальный стробирующий транзистор, первый и второй выходные инверторы, причем истоки первого и второго р-канальных транзисторов обратной связи соединены с шиной питания, затворы - с соответствующими выходами усилителя, стоки - с истоками соответствующих р-канальных транзисторов предварительной установки, с соответствующими входами и с истоками соответствующих р-канальных нагрузочных транзисторов триггера, стоки которых соединены со стоками соответствующих р-канальных транзисторов предварительной установки, со входами соответствующих выходных инверторов и со стоками соответствующих п-канальных транзисторов триггера, истоки которых соединены со стоком п-канального стробирующего транзистора, затвор которого соединен с затворами р-канальных транзисторов предварительной установки и с щиной стробирования,исток - с общей щиной 1.

Так как входы выходных инверторов усилителя подключены непосредственно к соответствующим плечам триггера, то из-за больщой емкости входов инверторов быстродействие усилителя малое. Кроме того, при приходе стробирующего сигнала раньще сигналов сравнения из-за разброса технологических параметров КМОП-транзисторов возможно переключение триггера, а следовательно, и усилителя в положение, соответствующее ошибочному считыванию информации.

Наиболее близким по техническому решению к предлагаемому является усилитель считывания на КМОП-транзисторах (фиг. 2), содержащий первый и второй р-канальные транзисторы предва-рительной установки, истоки которых соединены с щиной питания, стоки - с соответствующими щинами, первый и второй ключевые р-канальные транзисторы, соединенные перекрестными связями, истоки которых соединены с шиной питания, стоки - с соответствующими выходными щинами и со стоками первого и второго п-канальных транзисторов сравнения, истоки которых соединены со стоком п-канального стробирующего транзистора; исток п-канального стробирующего транзистора соединен с общей шиной, а на затвор подается стробирующий сигнал; первый и второй п-канальные форсирующие транзисторы, затворы которых соединены с соответствующими выходными щинами, стоки - с соответствующими входными шинами, причем исток первого форсирующего п-канального транзистора соединен со второй выходной щиной, а исток второго форсирующего п-канального транзистора - с первой выходной щиной 2.

Известный усилитель свободен от эффекта триггерной защелки при появлении сигнала на выходе усилителя, однако при рассогласовании сигналов сравнения и стробирования оба плеча усилителя разряжаются, и через выходной каскад протекает ток больщой величины, что снижает эксплуатационные характеристики запоминающего устройства, а на выходе устанавливается напряжение, величина которого находится между логическим «О и логической «1, Таким образом, правильная информация не может быть считана, т.е. известное устройство не обладает достаточной надежностью.

Целью изобретения является повышение надежности усилителя считывания на КМОП-транзисторах.

Поставленная цель достигается тем, что усилитель считывания на КМОП-транзисторах, содержащий элемент предварительной установки на р-канальных транзисторах, истоки которых соединены с шиной питания, затворы - с шиной стробирования, стоки - со входами соответствующих выходных инверторов, -ключевые элементы на р-канальных транзисторах, соединенных перекрестными связями, истоки которых соединены с шиной питания, стоки - со входами соответствующих выходных инверторов, элементы сравнения на п-канальных транзисторах, затворы которых являются входами усилителя, содержит элемент стробирования на п-канальных транзисторах, дополнительные инверторы, каждый из которых состоит из р-канального ключевого и п-канального нагрузочного транзисторов, затворы каждого из которых объединены и подключены ко входам соответствующих выходных инверторов, сток нагрузочного и сток ключевого транзисторов каждого дополнительного инвертора объединены и подключены к истокам соответствующих п-канальных транзисторов элементов сравнения, истоки п-канальных транзисторов дополнительных инверторов соединены со стоком п-канального транзистора элемента стробирования, затвор которого является входом стробирования, а исток п-канального транзистора элемента стробирования соединен с общей щиной.

Включение дополнительных инверторов позволяет поднять напряженке переключения усилителя и стабилизировать его значение при разбросе технологических параметров КМОП-транзисторов и рассогласования сигналов стробирования и сравнения.

На фиг. 1 и 2 даны соответственно схемы известных 1 и 2 устройств; на фиг. 3 -

принципиальная схема усилителя считывания на КМОП-транзисторах.

Усилитель считывания на КМОП-транзисторах содержит элемент предварительной установки на р-канальных транзисторах 1 и 2, ключевые элементы на р-канальных транзисторах 3 и 4, элементы сравнения на п-канальных транзисторах 5 и 6, первый стабилизирующий инвертор на транзисторах 7 и 8, второй стабилизирующий инвертор на транзисторах 9 и 10, элемент стробирования на п-канальном транзисторе II, первый и второй входы 12 и 13, первый и второй выходы 14 и 15, общую щину 16, шину 17 стробирования, шину 18 питания, первый и второй выходные инверторы на транзисторах 19, 20 и 21, 22, причем истоки транзисторов 1 и 2 соединены с шиной 18 питания, стоки - со входами выходных инверторов на транзисторах 19, 20 и 21,22 соответственно, затворы - с шиной 17 стробирования, затворы транзисторов 3 и 4 соединены перекрестной связью со входами выходных инверторов на транзисторах 21, 22 и 19, 20 соответственно, истоки транзисторов 3 и 4 соединены с щиной 18 питания, стоки со 1входами выходных инверторов на транзисторах 19, 20 и 21, 22 соответственно со стоками транзисторов 5 и 6 соответственно, затворы которых соединены со входными шинами 12 и 13 соответственно, истоки - с выходами стабилизируюших инверторов на транзисторах 7, 8 и 9, 10 соответственно, входы которых соединены перекрестными связями со входами выходных инверторов на транзисторах 21, 22 и 19, 20 соответственно, истоки транзисторов 7 и 9, соединены с шиной 18 питания, истоки транзисторов 8 и 10 - со стоком транзистора 11, затвор которого соединен с шиной 17 стробирования, исток - с общей шиной 16, выходы выходных инверторов на транзисторах 19, 20 и 21, 22 соединены с выходными шинами 14 и 15 соответственно.

Усилитель считывания на КМОП-транзисторах работает следующим образом.

В отсутствие обращения к усилителю считывания (т.е. шина 17 стробирования находится под напряжением логического «О) элемент стробирования на п-канальном транзисторе 11 закрыт, элементы предварительной установки на р-канальных транзисторах 1 и 2 открыты, на выходах вых. 1 и вых. 2 - логический «нуль, ключевые р-канальные транзисторы 7 и 9 закрыты, п-канальные нагрузочные транзисторы 8 и 10 - открыты.

входы вх.1 и вх.2 находятся поя напряжением логической «1, элементы сравнения на п-канальных транзисторах 5 и 6 открыты. При обращении к усилителю считывания на шину 17 стробирования поступает сигнал уровня логической «1, элемент стробирования на п-канальном транзисторе 11 открывается, стоки транзисторов 7 и 8 « соответственно 9 и 10 разряжаются, а так как транзисторы 5 и б открыты, понижается напряжение на стоках транзисторов 5 и б и на затворах транзисторов 3 и 4. При этом открываются ключевые элементы на р-канальных транзисторах -3 и 4, а также ключевые транзисторы первого и второго стабилизирующих инверторов 7 и 9; при этом через п-канальные нагрузочные транзисторы 8 и 10 протекает ток, и при отсутствии разбаланса напряжения на входных шинах вх. 1 и ВХ.2 усилитель переходит в режим нелинейного делителя напряжения. Так как напряжение переключения стабилизирующих инверторов, образованных транзисторами 7, 8 и 9, 10 выбрано меньше, чем напряжение переключения выходных инверторов, образованных транзисторами 19, 20 и 21, 22,

5 напряжение переключения усилителя оказывается выше напряжения переключения выходных инверторов, что предотвращает появление сигнала помехи на выходных шинах вых. 1 и вых. 2.

При разбалансе напряжений на входных

12 и 13 шинах на стоках транзисторов 5 и б возникает различное падение напряжений, которое также приложено и к затворам р-канальных транзисторов 3 и 4 ключевых элементов, к затворам р-канальных ключе- вых транзисторов 7 и 9, к затворам нагрузочных «-канальных транзисторов 8 и 10. Имеющаяся положительная обратная связь между затворами р-канальных транзисторов ключевых элементов усилителя увеличивает разбаланс напряжений, обусловленный сигналами на входных шинах, что приводит к переключению усилителя.

Применение стабилизирующих инверторов позволяет повысить напряжение переключения усилителя, стабилизировать его

5 значение при разбросе технологических параметров КМОП-транзисторов, сохранить постоянный уровень напряжения на выходе выходных инверторов усилителя при рассогласовании сигналов сравнения и стробирования и тем самым повысить надежность

0 функционирования усилителя.

num.

05щ.

Фиг. 2

УСИЛИТЕЛЬ СЧИТЫВАНИЯ НА КМОП-ТРАНЗИСТОРАХ, содержащий элемент предварительной установки на р-канальных транзисторах, истоки которых соединены с шиной питания, затворы - с шиной стробирования, стоки - с входами соответствуюш.их выходных инверторов, ключевые элементы на р-канальных транзисторах, соединенных перекрестными связями, истоки которых соединены с шиной питания, стоки - с входами соответствующих выходных инверторов, элементы сравнения на п-канальных транзисторах, затворы которых являются входами усилителя, отличающийся тем, что, с целью повышения надежности усилителя, он содержит элемент стробирования на п-канальных транзисторах, дополнительные инверторы, каждый из которых состоит из р-канального ключевого и п-канального нагрузочного транзисторов, затворы каждого из которых объединены и подключены к входам соответствуюших выходных инверторов, сток нагрузочного и сток ключевого транзисторов каждого дополнительного инвертора объединены и подключены к истокам соответствующих п-канальных транзисторов элементов сравнения, истоки п-канальных транзисторов дополнительных i инверторов соединены со стоком п-канального транзистора элемента стробирования, (Л затвор которого является входом стробирования, а исток п-канального транзистора элемента стробирования соединен с общей шиной. 4 :о со Фиг.1

f

-аи

iZ7

/7

05щ. Г6

Фаг.З

JEf