Усилитель считывания на КМОП-транзисторах Советский патент 1988 года по МПК G11C7/06 

ор

4 ГО

Изобретение относится к вычислительной технике и может ,быть использовано в запоминающих устройствах с высоким быстродействием и малой

потребляемой мощностью.

Целью изобретения является повышение быстродействия усилителя.

На чертеже представлена принципиальная схема предлагаемого усили- to теля считывания.

Усилитель считывания содержит первый I и второй 2 элементы предварительной установки на р-канальных транзисторах, первый 3 и второй 4 15 ключевые элементы на р-канальных транзисторах, первый 5 и втОрой 6 элементы сравнения на п-канальных транзисторах, третий ключевой элемент 7 на. р-канальном транзисторе, 20 первьй нагрузочный элемент 8 на п- канальном транзисторе, четвертьй ключевой элемент 9 на р-канальном транзисторе, второй нагрузочный элемент 10 на п-канальном транзисторе и эле- 25 мент 11 стробирования на п-канальном транзисторе. На чертеже обозначены первый 12 и второй 13 информационные входы, первый 14 и.второй 15 выходы

При наличии разности напряжений между входами 12 и 13 усилитель ра ботает следующим образом.

При начальном этапе переходного процесса транзисторы 8 и 9 закрыты затем открывается тот из транзисто ров 7 и 9, исток которого соединен с высокопотенциальным из входов 13 или 12 усилителя, так как для него

выполнится условие 13 (12) и

и

вх

12,

р аньше

13 - и g,| 13 ( 12) . P. При эт соответствующий вход-12 (или 13), транзистора 9 (или 7) соединяется выходом 14 (или 15), который начин ет заряжаться до уровня логической 1.

При выполнении указанного услов для того из транзисторов 9 и 7, ис ток которого соединен с низкопотен циальным из входов 12 и 13, транзи тор соединяется с тем из выходов 1 или 13 усилителя, который разряжается до уровня логического О,

Наличие перекрестных связей меж входами 12 и 13 и потоками соответ ствующего из транзисторов 9 и 7 об печивает отключение низкопотенциал ного из входов 12 и 13 от низкопот

усилителя, шина 16 нулевого потенциа-30 циального из выходов 14 и 15, что

При наличии разности напряжений между входами 12 и 13 усилитель работает следующим образом.

При начальном этапе переходного процесса транзисторы 8 и 9 закрыты, затем открывается тот из транзисторов 7 и 9, исток которого соединен с высокопотенциальным из входов 13 или 12 усилителя, так как для него

выполнится условие 13 (12) и

и

вх

12,

р аньше

13 - и g,| 13 ( 12) . P. При этом соответствующий вход-12 (или 13), транзистора 9 (или 7) соединяется с выходом 14 (или 15), который начинает заряжаться до уровня логической 1.

При выполнении указанного условия для того из транзисторов 9 и 7, ис ток которого соединен с низкопотенциальным из входов 12 и 13, транзистор соединяется с тем из выходов 12 или 13 усилителя, который разряжается до уровня логического О,

Наличие перекрестных связей между входами 12 и 13 и потоками соответствующего из транзисторов 9 и 7 обес печивает отключение низкопотенциального из входов 12 и 13 от низкопотен

Изобретение относится к вычислительной технике и может быть использовано в запоминающих устройствах с высоким быстродействием и малой потребляемой мощностью. Целью изобретения является повышение быстродействия усилителя. Предложенный усилитель считывания содержит первый 1 и второй 2 элементы предварительной установки на р-канальных транзисторах, с первого по четвертый ключевые элементы на р-канальных транзисторах 3,4, 7 и 9, первый 5 и второй 6 элементы сравнения на п-ка- нальных транзисторах, первый 8 и вто-. рой 10 нагрузочные элементы на п-ка- нальных транзисторах и стробирующий элемент 11 на п-канальном транзисторе. Наличие связи между первым 12 (или вторым 13) информационным вхо дом усилителя и истоком транзистора четвертого 9 (или соответственно третьего 7) ключевого элемента обеспечивает отключение низкопотенциального выхода 12(13) усилителя от низ- копотенциального выхода 14(15) усилителя, за счет чего ускоряется протекание переходного процесса и, следовательно, повьшается быстродействие усилителя. 1 ил. (Л

ла, вход 17 стробирования усилителя, шина 18 напряжения питания.

Усилитель считывания на КМОП-тран- зисторах работает следующим образом.

При отсутствии обращения к усили- телю, когда вход 17 находится под напряжением логического О, транзистор 11 закрыт, транзисторы 1 и 2 открыты, на выходах 14 и 13 присутствует логическая l, транзисторы 7 и 9 закрыты, транзисторы 8 и 10 открыты, входы 12 и 13 находятся под напряжением логической 1, транзисторы 5 и 6 открыты.

При обращении к усилителю на вход 17 поступает сигнал логической 1, транзистор 11 открывается, стоки транзисторов 7 и 8 и соответственно 9 и 10 разряжаются, а так как транзисторы 5 и 6 открыты, понижается напряжение на стоках транзисторов 5 и 6 и на затворах транзисторов 3 и 4, открываются транзисторы 3 и 4, а также транзисторы 7 и 9, при этом через транзисторы 8 и 9 протекает ток и при отсутствии разбаланса напряжения на входах 12 и 13 усилитель переходит в режим полинейного делителя напряжения.

5 0

0

5

позволяет ускорить переходной процесс и, следовательно, увеличить быстродействие усилителя.

Формула изобретения

Усилитель считывания на КМОП транзисторах,содержащий первый и вто рой элементы предварительной установ ки на р-канальных транзисторах, с первого по четвертьй ключевые элемен ты на р-канальных транзисторах, пер- вьй и второй элементы сравнения на п-канальных транзисторах, первьш и второй нагрузочные элементы на п-канальных транзисторах и элемент стробирования на п-канальном транзисторе исток которого соединен с шиной нуле вого потенциала усилителя, а сток - с истоками п-канальных транзисторов первого и второго нагрузочных элементов, стоки которых подключены соответственно к стокам р-канальных транзисторов третьего и четвертого ключевых элементов, причем стоки п-канальных транзисторов первого и вто рого нагрузочных элементов подсоединены соответственно к истокам п-канальных транзисторов первого и второго элементов сравнения, затворы

которых являются соответственно первым и вторым ийформационными входами усилителя, затворы п-канального транзистора первого нагрузочного эле мента, р- канальных транзисторов первого и третьего ключевых, элементов соединены со стоками р канального транзистора второго ключевого элемента, ргканального транзистора второ- го элемента предварительной установки, п-канального транзистора второго элемента сравнения и являются первым выходом усилителяJ затворы п-каналь ного транзистора второго нагрузочно- го элемента и р-канальньпс транзисторов второго и четвертого ключевых злементов подключены к стокам нального транзистора первого ключевого элемента, р-канального транзис- тора первого элемента предварительной установки, р-канального транзистора первого элемента сравнения и

являются вторым ВЫХОДОМ усилителя , затворы первого и второго р-каналь ных транзисторов первого и второго элементов предварительной устаирвки и п-канального транзистора элемента стробирования объединены и являются входом строоирования усилителя, истсг- ки р-канальных транзисторов элементов предварительной установки, р-ка- нальных транзисторов первого и второго ключевых.элементов соединены с шиной напряжения питания усилителя, отличающийся тем, что, с целью повышения быстродействия усилителя, истоки р-канальных транзисто- ров третьего и четвертого ключевых элементов подключены соответственно к затворам п-канальных транзи :торов второго и первого элементов сравнения .