Устройство для управления регенерацией информации в динамической памяти Советский патент 1985 года по МПК G11C11/406 

2. Устройство по п. 1, о т л ичающееся тем, что блок синхронизации содержит счетчик, выход которого соединен с первыми инверсны ми входами блока анализа приоритета и элемента ШШ-НЕ соответственно и является пятым выходом блока синхронизации, второй вход блока анализа приоритета подключен к выходу тригге ра обращения, а первый и второй выходы - к входам формирователя синхро сигналов, первый, второй и третий выходы которого являются выходами блока синхронизации, четвертый

выход соединен с входом сброса триггера обращения, а пятый выход - с вторым входом элемента И-НЕ, второй вход элемента ИЛИ-НР и вход установк триггера обращения являются входами управления блока синхрониза1щи, «первый вход элемента И-НЕ и первый выход блока анализа приоритета являются соответственно третьим входом и четвертым выходом блока синхронизации, а выходы элемента ИЛИ-НЕ и элемента И-НЕ подключены соответственно к входу счета и сброса счетчика.

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ РЕГЕНЕРАЦИЕЙ ИНФОРМАЦИИ В ДИНАМИЧЕСКОЙ , содержащее блок синхронизации, первый, второй входы и первый, второй и третий выходы которого являются соответственно входами и выходами управления устройства, а четвертый выход подключен к входу выборки мультиплексора, выходы которого являются адресными выходами устройства, одни входы мультиплексора соединены с одними входами блока сравнения и выходами счетчика адреса регенерации, а другие входы подключены к другим входам блока сравнения и являются адресными входами устройства, о тличающееся тем, что, с целью повырления быстродействия устройства, в него введены элемент И и элемент И-НЕ, причем первый прямой вход элемента И-НЕ соединен с выходом блока сравнения, второй инверсный вход с третьим выходом блока синхронизации,5 а выход подключен к третьему входу л блока синхронизации и первому входу элемента И, второй вход которого соединен с пятым выходом блока синхронизации, а выход - с входом счетчика адреса регенерации.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в запоминающих устройствах на динамических элемента памяти. Известны устройства управления строчной регенерацией, содержащие генератор регенерации, счетчик адресов регенерации, мультиплексор адресов регенерации, блок арбитра запросов регенерации, процессор 1 , Недостатком этого устройства являюгся большие потери времени процессора . Наиболее близким техническим рещением к изобретению является устройство для управления регенерацией памяти на динамических ВИС, содержащее блок синхронизации, выходы которого подключены к входам селектора и счетчика адреса регенерации, блок сравнения, выход которого соединен с входом триггера, другой вход и выход которого подключены соответственно к выходу и входу блока синхронизации 2. В известном устройстве пропускаетс анализ части адресов обслуживания процессора. При этом лишняя регенера ция занимает полезное машинное время тем самым снижая эффективное быстродействие устройства. Целью изобретения является повыше ние быстродействия за счет уменьшения времени обслуживания запросов на регенерацию. Поставленная цель достигается тем, что в устройство для управления регенерацией информации в динамической памяти, содержащее блок синхронизации, первый, второй входы и первый, второй и третий выходы которого являются соответственно входами и выходами управления устройства, а четвертый выход подключен к входу выборки мультиплексора, выходы которого являются адресными выходами устройства, одни входы мультиплексора соединены с одними входами блока сравнения и выходами счетчика адреса регенерации, а другие входы подключены к другим входам блока сравнения и являются адресными входами устройства, введены элемент И и первый элемент И-НЕ, причем первый прямой вход элемента И-НЕ соединен с выходом блока сравнения, второй инверсньш вход с третьим выходом блока синхронизации, а выход подключен к третьему ВХОДУ блока синхронизации и первому входу элемента И, второй вход которого соединен с пятым выходом блока синхронизации, а выход - с входом счетчика адреса регенерации. Кроме того, блок синхронизации содержит счетчик, выход которого соединен с первыми инверсными входами блока анализа приоритета и элемента ИЛИ-НЕ соответственно и явЛяется пятым выходом блока синхронизации, второй вход блока анализа приоритета Подключен к выходу триггера обраще