Устройство для вычисления обратной величины 48-разрядных чисел Советский патент 1985 года по МПК G06F7/52 

ненные двадцатый и двадцать первый буферные регистры с выходом пятнадцатого буферного регистра, выход четырнадцатого буферного регистра через последовательно соединенные двадцать второй двадцать третий и двадцать четвертый буферные регистры соединен со входом шестнадцатого буферного регистра.

2. Устройство по п. 1, о т л ичающ е е с я тем, что блок формирования и суммирования частичных произведений содержит четыре узла умножения, три сумматора и регистр, причем первый и второй входы узлов умножения соединеныс соответствующими входами блока формирования и суммирования частичных произведений

73412

первый и вторые выходы первого и второго узлов умножения и выход регистра соединены соответственно с входами с первого по пятый первого сумматора, первый и второй выходы третьего и четвертого узлов умножения соединены соответственно с входами с первого по четвертый второго сумматора, выходы сумм и переносов первого и второго сумматоров соединены соответственно с входами с первого по четвертый третьего сумматора, выходы переносов и сумм которого являются соответственно первым и вторым выходами блока формирования и суммирования частичных произведений, первый вход которого соединен с входом регистра.

1

Изобретение относится к вычислительной технике и может быть использовано в а1рифметических устройствах высокопроизводительных машин.

Целью изобретения является.повыше ние точности.

На фиг. 1 представлена схема устройства для вычисления обратной величины 48-разрядных чисел; на фиг. 2 схема блока формирования и суммирования частичных произведений.

Устройство ДЛЯ вычисления обратно величины 48-разрядных чисел содержит входной регистр 1, блок 2 памяти, блоки 3, 4 и 5 умножения, вычитатель 6, сумматор 7, блок 8 формирования и суммирования частичных произведений, буферные регистры 9-32, выходной регистр 33.

Блок 8 формирования и суммировани частичных произведений содержит узлы 34-37 умножения, сумматоры 38, 39 и 40, регистр 41, входы 42 и 43, выходы 44 и 45.

Устройство для вычисления обратно величины 48-разрядных чисел работает следуняцим образом.

Предлагаемое устройство представляет собой конвейер и поделено на части-сегменты, причем каждому сегменту конвейера соответствует комбинационный блок, осуществляющий опре 2

деленный этап обработки, и регистровая память, служащая для промежуточного хранения информации.

. Для обеспечения точности обратной величины в 47 верных двоичных разрядах за .три-итерации необходимо иметь заранее вычисленное начальное приближение (Хр) с не менее, чем семью верными двоичными разрядами. Начальные приблгокения такой точности записа-ны в таблицу начальник приближе;ний, из которой они могут быть выбраны при помощи восьми разрядов обращаемого числа, расположенных справа от старшей единицы. Таблица начальных приближений входит в состав блока 2 памяти.

На вход этого блока с входного регистра поступает 48-разрядное значение обращаемого числа (С), старшие разряды которого выбирают из таблицы начальных приближений, девятиразрядное значение (Х) - на первый выход блока 2 памяти, на второй выход которого выбирается 18-разрядное значение квадрата (Х ) начального приближения. На входы блока 3 умножения пос„гтупает величина Х., и задержанное на

буферном регистре 9 значение С. Блок 3 умножения формирует произведе- . ние Хо С, поступающее на вход вычитаг емого вьгчитателя 6, на вход уменьшаемого которого подается со сдвигом влево на один разряд задержанное на буферных регистрах 10, 15 и 16 значе ние Xj, . Восемнадцать старших раз-рядов разности Х 2Хд - Х С с 6 поступают через выхода вычитателя буферный регистр 17 на первый вход блока 4 умножения, на второй вход которого поступает 48-разрядное значение С, задержанное на буферных регистрах 11-14. Производится умножение СХ-, . На выход блока 4 умножени поступает 38-разрядная величина 1-СХ, получаемая путем отсечения шестнадцати старших разрядов и двенадцати младших разрядов произведени СХ. В блоке 5 умножения осуществляе ся умножение (1-СХ)., где Xj - второе приближение обратной величины числа С. На первый вход блока 5 умножения поступает величина (1-СХ), на второй - величина X:,, задержанная на буферньк регистрах 18, 19 и 20. С вы хода блока 4 умножения сорок старших разрядов произведения поступают на первый вход блока 8 формирования и суммирования частичных произведений на второй вход которого поступает 24-разрядная величина (1-СХ). Формирование и суммирование частичных произведений, разделенных на четыре группы, осуществляется при помощи первого, второго, третьего и четвертого узлов умножения 34, 35, 36 и 37, на первые входы которы подается. множимое (Xg-X). На вторые входы узлов умножения 34, 35, 36 и 37 подаются соответственно первая, вторая, третья и четвертая шестиразряд-ц ные группы множителя (1-СХ). На выходах первого, второго, третьего и четвертого узлов умножения 34, 35, 36 и 37 образуются четыре двухрядных кода. Даже полученные двухрядные коды суммируются совместно с двадцатью пятью младшими разрядами величины с регистра 41 на сумматорах 38 и 39 с сохранением переносов. Полученные двухрядные коды поступают на суммматор 40 с сохранением переносов, где суммируются, и в двухрядном коде пост5шают на выходы 44 и 45 блока 8. Значение X:,, задержанное на буферных регистрах 21, 22, 30, 31, 32 и 24, и значение первого выхода блока 8 поступают на первый вход сумматора 7 с распространением переносов. Значение пятнадцати старших разрядов величины ., задержанное на буферных регистрах 25, 26 и 27, и значение второго выхода блока 8 поступают на второй вход сумматора 7 с распространением переносов, на выходе которого формируется третье приближение обратной величины числа .,+(xj-Xp + (X2-Xp {1-СХ).С выхода сумматора 7 48-разрядное значение Xj с сорока семью верными разрядами принимается в выходной регистр 33.

иг.1