Реверсивный регистр сдвига Советский патент 1985 года по МПК G11C19/00 

элементов И, вторые входы которых соединены с инверсным и прямым выходами первого RS -триггера соответственно, выход одиннадцатого элемента И соединен с третьим входом второго элемента ИЛИ, первый вход седьмого элемента И является первым, а первые входы восьмого и девятого элементов И - вторым информационными входами

данного разряда, вторые входы третьего, седьмого,восьмого и девятого элементов И являются соответственно четвертым, пятым, шестым и седьмым управляющими входами регистра, четвертый вход второго элемента ИЛИ и второй вход четвертого элемента ИЛИ являются восьмым и девятым управляющими входами регистра соответственно. .

РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА, содержащий в каждом разряде два R5-триггера,, шесть элементов И и два элемента ШШ, причем прямой и инверсный выходы первого Р&-триггера являются первым- и вторым выходами данного разряда, прямой и инверсный выходы второго RS-триггера соединены с первьпчи входами первого и второго элементов И соответственно и являются третьим и четвертым выходами разряда, выходы третьего и четвертого элементов И соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с S-входом второго RS-триггера, R- вход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены с выходами пятого и шестого элементов И, первые входы третьего и пятого элементов И каждого разряда, кроме первого, соединенысоответственно с прямым и инверсным выходами первого PS -триггера предыдущего разряда, а первые входы третьего и пятого элементов И первого разряда являются первым и вторым информационными входами регистра, первые входы четвертого и шестого .элементов И каждого разряда, кроме последнего, соединены с прямым и инверсным выходами RS-триггера последующего разряда-, а первые входы четвертого и шестого элементов И последнего разряда являются третьим и четвертым информационными входами регистра, вторые i входы третьего и пятого элементов И, вторые входы четвертого и шесто(Л го элементов И и второй вход первого элемента И являются соответственно первым, вторым и третьим управляющими входами регистра, о т л ич, ающийся тем, что, с целью расширения области применения регистра за счет возможности выполнения па раллельного ввода и поразрядного слоа жения по модулю два,в каждый разряд реги00 стра введены седьмой,восьмой, девятьш, 00 ел десятый и одиннадцатый элементы И и третий и четвертый элементы ШШ,причем первые входы третьего и четвертого элементов ИДИ соединены с выходами первого и второго элементов И, а выходы с S - и R -входами перво-. го RS-триггера соответственно, второй вход третьего элемента ИЛИсоединен с выходом седьмого элемента Иу выходы восьмого и десятого элементов И соединены с третьим и четвертым входами первого элемента ИЛИ, выход девятого элемента И соединен с первыми входами десятого и одиннадцатого

1

Изобретение относится к вычислительной те снике и преднаэначено для использования в цифровых вьмислительных машинах.

Цель изобретения - расширение области применения регистра путем возможности выполнения параллельного ввода и поразрядного сложения по модулю два.

На фиг. 1 представлена структурна .схема реверсивного региптра сдвига; на фиг. 2 - схема одного его разряда.

Реверсивный регистр сдвига в кажд разряде 1 содержит два RS-триггера 2 и 3, одиннадцать элементов И 4-14 и четыре элемента ИЛИ 15-18.. Прямой и инверсный вьжоды первого RS -триггера 2 являются первым 19 и вторым

20выходами разряда 1, прямой и инверсный выходы второго R5 -триггера 3 соединены с первыми входами первого 4 и второго 5 элементов И соответственно и являются третьим

21и четвертым 22 выходами разряда. Выходы третьего 6 и четвертого 7 элементов И соединены с первым и вторым входами первого элемента ИЛИ 15, выход которого соединен

с 5-входом второго R5-триггера 3, R -вход которого соединен с вьтходом второго элемента ИЛИ 16, Первый и второй входы второго элемента ИЛИ 16 соединены с. выходами пятого 8 и шестого 9 элементов И. Первые входы 23 и 24 третьего 6 и пятого В элементов И каждого разряда, кроме первого, соединены соответственно с прямым и инверсным выходами 19 и 20 первого R5-триггера 2 предыдуще гп рп ч ряда,

Первые входы четвертого 7 и шестого 9 элементов И последнего разряда 25 и 26 являются третьим 40 и четвертьм 41 информационными входами регистра.

Первые входы 25 и 26 четвертого

7и шестого 9 элементов И каждого разряда, кроме последнего, соединены с прямым и инверсным выходами

19 и 20 первого RS -триггера 2 предьщущего разряда.

Вторые входы третьего 6 и пятого

8элементов И., вторые входы четвертого 7 и шестого 9 элементов И и второй вход первого элемента И 4 являются соответственно первым 27, вторы 28 и третьим 29 управляющими входами регистра. Первые входы третьего

17 и четвертого 18 элементов ИЛИ соединены с выходами первого 4 и второго 5 элементов И, а выходы - с S и Я-вь1Ходами первого R5-триггера 2 соответственно. Второй вход третьего элемента ИЛИ 17 соединен с выходом седьмого элемента И 10. Выходы восьмого 11 и десятого 12 элементов И соединены с третьим и четвертым входаг-ш первого элемента ИЛИ 1 5, Выход девятого элемента И 13 соединен с первыми входами десятого 12 и одиннадцатого 14 элементов И, вторые входы которых соединены .с инверсным и прямым выходами первого RS -триггера 2 соотв етственно. Выход одиннадцатого элемента И 14 соединен с третьим входом второго элемента ИЛИ 3. Первый вход седьмого элемента И 10 является первым 30, а входы восьмого 11 и девятого 13 элементов П - вторым 31 информационными входами данного разряда.

31

Вторые входы третьего 5, седьмого 1 восьмого 11 и девятого 13 элементов И являются соответственно четвертым 32, пятым 33, шестым 34 и седьмым 35 управляюгцими входами регистра. Четвертый вход второго элемента ИЛИ 16 и второй вход четвертого элемента ИЛИ 18 являются восьмым 36 и девятым 37 управляющими входами регистра соответственно. Первые входы третьего 6 и пятого 8 элементов И первого разряда 23 и 24 являются первым 38 и вторым 39 информационными входами регистра.

На управляющие входы 27-29 и 32-37 реверсивного регистра сдвига подаются управляющие сигналы V - Vg, которые обеспечивают выполнение следующих операций: V (вход 27) - сдвиг в сторону старших разрядов, V2(вход 28) - сдвиг в сторону младших разрядов, V, (вход 29) - дизъюнкция содержимых первых

2и вторых 3 RS-триггеров всех разрядов регистра, ..(вxoд 32) конъюнкция содержимых первых 2

и вторых 3 RS -триггеров всех разрядов регистра, VJ.(вxoд 33) - прием операнда X в первые R5 -триггеры 2 лсех разрядов регистра, V (вход 34) - прием операнда Y во вторые RS-триггеры 3 вех разрядов регистра, Vy(вход 35) - сложение по модулю два операнда X и содержимого первых RS -триггеров 2,

V (вход 36) - установка на; нуль вторых RS -триггеров 3 всех разрядов регистра, Vj (вход 37) - установка на нуль первых R5 -триггеров 2 всех разрядов регистра.

На информационные входы 30 .и 31 разрядов регистра подаются соответствующие разряды операндов X и Y.

Реверсивный регистр сдвига в разных режимах работает следующим образом.

Для параллельного ввода операндо предварительно устанавливаются в нулевое состояние первые 2 и вторые

3R5-триггера всех разрядов регист,ра соответственно управляющими сигналами Vj и Vg

Разряды операнда X подаются на информационные входы разрядов 30 и сигналом Vj через первые элементы И 4 и третьи элементы 1ШИ 17 заносятся в первые R5-триггеры 2 всех разрядов регистра.

63854:

Разряды операнда Y подаются на информационные входы разрядов 31 .и сигналом Vg через восьмые элементы И 11 и первые элементы ИЛИ 5 15 заносятся во вторые RS-триггеры 3 всех разрядов регистра.

Функция сдвига в сторону младших разрядов осуществляется за два полутакта. В первом полутакте сиг-

10 налом V2 парафазный код содержимого первого R5 -триггера 2 последующего разряда через четвертый 7 и шестой 9 элементы И переписывается во второй RS -триггер 3 предыдущего.

1 разряда. Во втором полутакте происходит перепись информации из вторых . R5 -триггеров 3 в первые R5 -триггеры 2 всех разрядов, что осуществляется одновременной подачей управ-

2Q лящих сигналов Vj и V..

Функция сдвига в сторону старших разрядов осуществляется также за два полутакта. Сигналом V- парафазный код содержимого первого R5-тригге5 ра 2 предьщущего разряда подается на третий 25 и четвертый 26 информационные входы последующего разряда. Открываются третий 6 или пятый 8 элементы И и возбуждаются соответствующий вход второго RS -триггера 3 Соответствующего разряда.- Перепись в первый RS -триггер 2 осуществляется сигналами- Vg и У.

Функция сложения по модулю два операндов X и у вьшолняется еле-S дующим образом;

Сигналами Vj и V первые 2 и вторые 3 R5 -триггеры всех разрядов 1 регистра устанавливаются в нулевое состояние. Сигналом V-, разряды операнда X с информационных входов 31 всех разрядов через девятые элементы И 13 подаются на первые входы десятых 12 и одиннадцатых 14 элементов И, в результате чего во вторых llS -триггерах 3 устанавливается сумма Х®0. Сигналами УаИ со держимое вторых RS-триггеров 3 всех разрядов 1 переписывается в первые

0 RS -триггеры. После этого на информационные входы 31 поступают разряды операнда Y и повторно подается сигнал V. Операнд Y. пройдя элементы И 13, 12, 14 во вто5 рых RS -триггерах 3 соответствующих разрядов, устанавливает сумму Y®X Результат вьщается на третьи выходы 21 разрядов регистра.

Регистр может служить для параллельного приема п и 2п-разрядньгх чисел, а также для вьшолнения пораз рядных логических функций конъюнкции.

дизъюнкции отрицания. Пирса, Шеффера, констант О и 1, запрета по X и по Y, импликации X в Y и Y в X.