1181 нен с синхровходом D-триггера, прямой выход которого соединен с входом сброса счетчика, выход переполнения которого соединен с входом формирователя импульсов, а выход заема 155 счетчика через третий элемент задерж ки соединен с входом сброса D-триггера, D-вход которого соединен с входом логической единицы преобразователя .
название | год | авторы | номер документа |
---|---|---|---|
ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ | 2000 |
|
RU2187887C2 |
Кодер кода 3В2 @ | 1984 |
|
SU1244803A1 |
ПРЕОБРАЗОВАТЕЛЬ ФАЗОМАНИПУЛИРОВАННОГО КОДА В БИНАРНЫЙ КОД | 1999 |
|
RU2163418C1 |
Преобразователь параллельного кода в последовательный | 1987 |
|
SU1547076A1 |
Преобразователь кода во временной интервал | 1985 |
|
SU1300637A1 |
Преобразователь последовательного кода в параллельный | 1979 |
|
SU783789A1 |
Преобразователь последовательного кода в параллельный | 1984 |
|
SU1229968A1 |
УНИВЕРСАЛЬНОЕ УСТРОЙСТВО КОДИРОВАНИЯ СИГНАЛОВ | 1993 |
|
RU2037270C1 |
Преобразователь сдвига фазы в код скорости и ускорения | 1986 |
|
SU1358096A1 |
Преобразователь двоичного кода в двоично-десятичный | 1989 |
|
SU1667259A1 |
ПРЕОБРАЗОВАТЕЛЬ ПОСЖДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ, содержащий D-триггер, генератор импульсов, счетчик, С-вход которого соединен с выходом генератора импульсов, элемент И, дешифратор синхросигнала, регистр сдвига ,
Изобретение относится к автоматик и вычислительной технике и может найти применение в системах передачи данных по цифровым каналам для преобразования последовательного кода в параллельньй.
Цель изобретения - расширения кла са решаемых задач путем обеспечения возможности преобразования фазоманипулированного представления кодов и повышение достоверности преобразования информации.
На фиг, 1 изображена структурная схема преобразователя последовательного кода в параллельньй, на фиг, 2временные диаграммы, поясняющие его работу для случая, когда, например, , 100,,,10 N,,j Oi на фиг, 3 - структурная схе4vTn
ма выполнения дешифратора синхросигнала, .
.Преобразователь последовательного кода в параллельный содержит (фиг,1) D-триггер 1, счетчик 2, генератор 3 импульсов, регистр 4 сдвига, дешифратор 5 синхросигнала, элемент И 6, блок контроля, блок 8; гальванической развязки которьй, например, мо-. жет быть выполнен на трансформаторе со средней точкой, блок 9 пороговых элементов, блок 10 элементов дифференцирования, первый 11 и второй 12 элементы ИЛИ, первый 13, второй 14 и третий 13 элементы задержки, выходной регистр 16, формирователь 17 импульсов.
Дешифратор 5 синхросигнала содержит (фиг, 3) первую 18 и вторую 19 группы элементов НЕ, элемент ИСКЛЮЧАЩЕЕ ИЛИ 20, первый 21 ивторой 22 элементы И и элемент ИЛИ 23, выход которого является выходом дешифратора синхросигнала.
Преобразователь работает следующим образом.
В исходном состоянии, когда сигналы на информационные входы преобразователя не подаются, на выходе D-триггера 1 (фиг, 1) установлен уровень логического О, Тактовые импульсы частотой 2pF, где р целое число, F - частота следования импульсов на информационных входах преобразователя, подаются с выхода
генератора 3 импульсов (фиг, 2 А) на С-вход счетчика 2, с выхода которого тактовые импульсы частотой 2F (поз, в) через формирователь 17 импульсов поступают на С-вход регистра 4 сдвига (поз. В), по фронту которых в последний записываются уровни логического О с выхода элемента ИЛИ 11 (поз. Г), Уровень логического О присутствует на выходе элемента ИЛИ 12 и (го+О-м выходе регистра 4 сдвига, а также на выходах дешифратора 5 синхросигнала,, элемен-
та И 6 и импульса сопровождения преобразователя (соответственно позиции Д-И и позиция Импульс сопровождения) . На информационных выходах преобразователя присутствуют параллельньй код последнего преобразованного слова,
Преобразуемое слово представляет собой последовательность логических О и 1, ..причем начало слова (п разрядов) служит синхросигналом. Далее следует к информационных разрядов и последним является разряд контроля четности. Преобразуемое слово поступает, например, из мёжприборной магистрали на вход блока 8 гальванической развязки и далее через
блок 9 пороговых элементов - на
блок 10 элементов дифференцирования и элемент ИЛИ 11, По каждому изменению, например, полярности сигнала, поступающего на информационные входы преобразователя, блок 10 элементов дифференцирования формирует импульс синхронизации, которьй через элемент ИЛИ 12 подается на С-вход D-триггера 1, устанавливая последний в единичное состояние. Уровен логической 1 поступает на R-вкод счетчика 2, сбрасывая его в О. На- выходе заема счетчика 2 появляет уровень логической 1, которьй через элемент 13 задержки поступает на R-вход D-триггера 1, устанавлива его в исходное состояние. Счетчик 2 отсчитывает . импульсов генерато2. ра 3 импульсов, после чего формирователь 17 импульсов подает на С-вхо регистра 4 сдвига тактовьй импульс, по фронту которого в регистр записы вается соответствующий логический уровень с выхода элемента ИЛИ 11.. Последующие тактовые импульсы форми рователь 17 импульсов формирует через каждые Р импульсов с выхода генератора 3 импульсов. Указанньй процесс повторяется до тех пор, пока на входах дешифратора 5 синхросигнала не установится :одна из определенных заданных кодовых комбинаций. В этом случае на выходе дешифратора 5 синхросигнала появляется уровень логической 1 и тактовьй импульс с выхода формирова теля 17 импульсов через элемент 14 задержки и элемент И 6 поступает на С-вход выходного регистра 16, обеспечивая запись в него информа- ционной части преобразуемого слова и служебньгх сигналов - вида синхросигнала и выходных сигналов блока 7 контроля четности. С выхода элемента И 6 через элемент 15 задержки поступает сигнал на выход импульса сопровождения преобразователя. Дешифратор.5 синхросигнала работает следунндим образом. В исходном состоянии на выходе элемента ИЛИ 23 (фиг. 3) присутствует уровень логического О. Если на входы дешифратора синхросигнала с 1-го по п поданы уровни логической 1, с (п+1)-го по 2.пуровни логического О, а на входы (2п+1) и (2п+2)-комбинации сигналов разного уровня, т.е. один разряд информационной части слова, представленньй в виде фазоманипулирОБанного сигнала, то на всех входах элемента И 21 устанавливаются уровни логической 1. В результате чего на выходе дешифратора синхросигнала появляется уровень логической 1. Дешифратор синхросигнала срабатывает также в том случае, если на его входы с 1-го по п будут поданы уровни логического О, с (п+1)-го по 2п - уровни логической 1, а ра входы (2п+1) и (2п+2)-- комбина| ;ия сигналов разного уровня. В результате чего на всех входах элемента И 22 устанавливаются уровни логической .1, а. следовательно - и ни выходе дешифратора синхросигнала.
{ ноюриацианные hodbi
:§ &l
Импульс сопрооо кде,ний А Ж R
Л
Е
ж Инсрормационные 8ы)(оды Импульс сопровождения
,,, Л ШЛЛШШЛЛЛЛШШЛЛПЛЛЛЯ. А
П И П
п п
„Г U..JL
////////////// 777//////////777: форти.ионные -П- Импульс сопробождения
L
П
п
-Г
-Д ШЯПЛЛПЛЯШШШШШШЛЛЛЛЛЛЛЛ о Ot П2 П5 П П П П7 П пЗ /////////////////////////////////// :
Авторское свидетельство СССР № 562814, кл | |||
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Преобразователь последовательного кода в параллельный | 1979 |
|
SU783789A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1985-09-23—Публикация
1984-04-16—Подача