Устройство для контроля логических элементов Советский патент 1985 года по МПК G06F11/26 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля цифровых узлов.

Целью изобретения является сокращение времени контроля.

На чертеже изображена структурная схема предлагаемого устройства для контроля логических элементов.

Устройство содержит тактовый генератор 1, счетчик 2, дешифратор 3, коммутатор Д, контролируемый элемент 5,П-1 злементов ИСКЛЮЧАЩЕЕ ИЛИ 6,, пГ -триггеров 7 и сигнатуоный анализатор 8.

В основе работы устройства лежит принцип сигнатурного анализа. В течение периода контроля на входы контролируемого элемента поступает тестовая последовательность, а выходные сигналы с помощью сигнатурного анализаргора сворачиваются в четырезфазрядный шестенадцатиричныйI код (сигнатуру), который сравнивается с эталонным. Несовпадение полученной сигнатуры с эталонной свидетельствует о неисправности контролируемого элемента.

Под действием импульсов с выхода генератора 1 на выходах счетчика 2 и дешифратора 3 формируется последовательность тестовых сигналов, которая поступает на входы контролируемого элемента 5 через коммутатор 4. Сигналы с выходов контролируемого элемента поступают через коммутатор 4 на информационный вход первого D-триггера 7-1 и на входы соответствующих элементов ИСКЛЮЧАКЩЕЕ ИЛИ 6. Выход цепочки из последовательно соединенных D -триггеров и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к информационному входу сигнатурного анализатора 8.

За счет введения з устройство цепочки из ,nD -триггеров и элементов ИСКЛЮЧАЩЕЕ ИЛИ оно обеспечивает одновременный прием информации со всех 1А16ОДОВ контролируемого элемента 5, .число которых может быть весьма боль шим, и свертку полученной информации с помощью сигнатурного анализатора. При этом время контроля зависит лишь от длины тестовой последовательности и не зависит от числа выходов контролируемого элемента, что позволяет значительно сократить время контроля.

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее тактовый генератор, счетчик, дешифратор, коммутатор и сигнатурный анализатор, причем выход тактового генератора соединен со счетным входом счетчика и тактовым входом сигнатурного анализатора, управляющий вход которого через Коммутатор соединен с выходом старшего разряда счетчика, первая группа выходов которого соединена с первой группой информационных Ьходов коммутатора, первая группа выходов которого соединена с группой входов дешифратора, группа выходов которого и вторая группа выходов счетчика соединены соответственно с второй и третьей группами информационных входов коммутатора,вторая группа выходов которого соединена с группой входов контролируемого элемента, отличающееся тем, что, с целью сокращения времени контроля, в него введены пБ -триггеров, где п- число выходов контролируемого элемента, и п-1 элементов ИСКЛКЬ ЧАЩЕЕ ИЛИ, причем выход 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (,2,...,п-1) соединен с D-входом (т+1)-го тригге§ ра, выход i-ro триггера соединен с первым входом I-ro элемента ИСКЛНЬ ЧАКЩЕЕ ИЛИ, а выход п-го триггера соединен с информационным входом сигнатурного анализатора синхровходы всех триггеров соединены с выхода-, ми тактового генератора,D-вход первого триггера и вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к 00 1C соответствующим выходам коммутатора, управляющие вход| 1 которого соединены ел с соответствующими выходами контроли1С руемого элемента. ел