Арифметическое устройство Советский патент 1985 года по МПК G06F7/38 

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительн машинах. Цель изобретения - повышение быстродействия арифметического уст ройства при выполнении операций сл жения-вычитания комплексных чисел. На чертеже показана схема арифметического устройства. Арифметическое устройство содер жит блок 1 местной памяти, счетчик 2 адреса операндов, блок 3 вы.равнивания, иервьй сумматор 4 мантисс, первый сдвигатель 5, шифратор 6 количества старших нулей в двоичный код, сумматор-вычитатель первый регистр 8 мантиссы, второй сумматор 9 мантисс, блок 10 элемен та ИЛИ, второй сдвигатель 11, второй регистр 12 мантиссы, элемент . ИЛИ 13. . . Шифратор 6 предназначен для фор мирования кода нормализации мантисс вещественной и мнимой частей результата операции, одинакового дяя обеих мантисс. На первом выход шифратора 6 формируется код величи ны сдвига мантисс вправо или влево а с второго выхода выдается значение признака П переполнения при сложении мантисс на сумматорах 4 и мантисс. Шифратор 6 реагшзуется согласно следующей таблице (для четырех раз рядов кода) где X - произвольное состояние, сд гатели 5 и 11 выполняют сдвиг влев при нулевом значении входа направления сдвига и вправо при единично Арифметическое устройство работает следующим образом. 1 Комплексные числа, над которыми выполняются операции сложения-вычитания, размещаются в блоке 1 местной памяти. Каждое комплексное чис-. ло (например,, число А) хранится в одной ячейке памяти и представляется мантиссой вещественной части (КеА), мантиссой мнимой части (ImA) и порядком (ПА) общим для вещественной и мнимой частей числа. Под управлением счетчика 2 адресов операндов осуществляется выборка из блока 1 местной памяти первого А и второго В операндов и вьщача их в блок 3 выравнивания. При этом порядки первого ПА и второго ПВ чи-. сел поступают на вход-вычитателя порядков, входящего в состав блока 3 выравнивания, где вычисляется разность порядков. По знаку разности порядков определяется больший порядок. Затем мантиссы вещественной и мнимой частей числа с меньшим порядком поступают на сдвигатель блока 3 выравнивания, сдвигаются вправо на величину разности порядков и выдаются в прямом коде на первые входы сумматоров 4 и 9 мантисс соответственно. Мантиссы вещественной и мнимой частей числа с большим порядком вьщаются с блока выравнивания без сдвига на вторые входы сумматоров 4 и 9 мантисс соответственно. В зависимости от знаков мантисс вещественной и мнимой частей несдвинутого числа эти мантиссы принимаются в сумматоры 4 и 9 маНтисс в прямом либо в дополнительном коде. На сумматорах 4 и 9 мантисс формируются соответственно промежуточные ненормализованные мантиссы вещественной и мнимой частей результата, которые могут быть в прямом или в дополнительном коде. В последнем случае они инвертируются на выходных преобразователях, входяшдх в состав оборудования сумматоров , с учетом единицы ьшадшего разряда. В каждом из сумматоров 4 и 9 мантисс формируется также значение-, признака (П) переполнения при сложении мантисс. Нормализация результата операции при отсутствии переполнения () осуществляется путем сдвига влево мантисс его вещественной и мнимой частей количество разрядов, равное количеству подряд распо

ложенных нулей до первой единицы в старших левых цифрах большей из этих мантисс. В случае переполнения (), возникшего хотя бы в одном из сумматоров 4 или 9 мантисс, нормализация состоит в сдвиге вещественной и мнимой частей результата операции вправо на один разряд.

Величина сдвига задается кодом нормапиза1щи, общим для мантисс вещественной и мнимой частей резельтата операции. Для определения кода нормализации в блоке 10 элементов ИЛИ и элементе ИЛИ 13 выполняется поразрядно операция ИЛИ

над мантиссами и признаками П вещественной и мнимой частей результаfа операции. В получешюм в блоке 10 и вьщаваемом на входы Шифратора 6 коде крайняя левая единица находится в той же позиции, что и крайняя левая единица в большей из мантисс вещественной или мнимой частей результата операции. Признак П на выходе элемента ИЛИ 13 равен единице, если хотя бы один

из признаков П вещественной и мнимой частей равен единице.

На первом выходе шифратора 6,формируется код нормализации, равный

количеству подряд расположенных нулей до первой единицы в старших левых цифрах большей из мантисс й.еществешюй или мнимой частей результата операции (если перепол193661

нения нет, ) или единице (если переполнение есть,).

Код нормализации с первого выхода и результирующий признак П с второго выхода шифратора 6 поступают соответственно .на входы кода сдвига и направления сдвига сдвигателей 5 и 11. В сдвигателях осуществляется нормализация результата операции. 10 Нормализованные вещественная ReC и мнимая ImC мантиссы результата операции с выходов сдвигатепей 5 и 11 принимаются в регистры 8 и 12 мантисс соответственно.

15

Одновременно с нормализацией в

сумматоре-вычитателе 7 формируется порядок результата операции. При этом на первые входы сумматора-вы20 читателя 7 йоступает больший из порядков ПА или ПБ операндов (порядок несдвинутого числа), а на вторые - код нормализации. В зависимости от значения признака П,

25 поступающего на управляющий вход сумматора-вычитателя, в последнем производится вычитание (если ) или суммирование (если ) принятого порядка и кода нормализации. Сформированный порядок ре30

зультата операции вместе с мантиссами вещественной и мнимой частей результата операции выдается в блок 1 местной памяти и запоминается.

Г f

±

. r

M.

/a

n

f

M

АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее блок местной памяти, счетчик адреса операндов, блок выравнивания, первый сумматор мантисс, первый сдвигатель, шифратор количества старших пулей в двоич. ный код, первый регистр мантиссы и сумматор-вычитатель, причем выход счетчика адреса операндов соединен с адресным входом блока местрой памяти, выходы,первого и второго операндов которого соединены с соответствующими вход .ми блока выравнивания, выходы действительных мантисс операндов с меньшим и большим порядками которого соединены соответственно с первым и вторым входами слагаемых первого сумматора мантисс, выход суммы которого соединен с информационным входом первого сдвигателл, вькод которого через первый регистр ман-. тиссы соединен с входом действительной мантиссы результата блока местной памяти, первый выход шифратора, количества старших нулей в двоичный код соединен с входом кода сдвига первого сдвигателя, выход большего порядка блока вьфавнивания и первый выход шифратора коли- . чества старших нулей в двоичный код соединены соответственно с первым и вторым информационными вxoдa ш сумматора-вычитателя, выход которого соединен с входом порядка результата блока местной памяти, о т-, л и ч а ю щ е е с я -.тем, что, с целью повьш1ения быстродействия арифметического устройства при выполнении операции сложения-вычитания комплексных чисел, оно содержит второй сумматор мантисс, второй сдвигатель, второй регистр мантиссы, блок элементов ИЛИ и элеi мент ИЛИ, причем выходы мнимых мантисс операндов с меньшим и большим (Л порядками блока выравнивания соеС динены соответственно с первым и вторым входами слагаемых второго сумматора мантисс, выход суммы которого соединен с информационным входом второго сдвигателя, выход КОТОРОГО через второй регистр ман тиссы соединен с входом мнимой со мантиссы результата блока местной О5 памяти, выходы суммы первого и втоОд рого сумматоров мантисс соединены 9 соответствующими входами злемента ИЛИ, выход блока элементов ИЛИ и элемента ИЛИ соединены соответственно с первым и вторым входами шифратора количества старших нулей в двоичный код, первый выход которого соединен с входом кода сдвига второго сдвигателя, второй выход шифратора количества старших нулей в двоичный код соединен с входами направления сдвига первого и второго сдвигателей и управляющим входом сумматора-вычитателя.