Устройство для суммирования двух чисел с плавающей запятой Советский патент 1987 года по МПК G06F7/50 

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой.

Цель изобретения - повьшение быстродействия.

На чертеже представлена схема устройства для суммирования двух чисел

с плавающей запятой.

Устройство для суммирования двух чисел с плавающей запятой содержит регистры 1 и 2, вычитатели 3 и 4 порядков, сдвигатели 5 и 6, сумматор 7 мантисс, блок 8 нормализации, коммутаторы 9, 10 и 11 порядка, входы 12 и 13 слагаемых: устройства, тактовые входы 14 и 15 устройства, выход 16 суммы устройства.

Устройство для суммирования двух чисел с плавающей запятой работает следующим образам.

Вначале определяется разность порядков. Для этого с выхода регист- ра 1 порядок X первого слагаемого подается на первый вход вычитателя 3, с выхода регистра 2 порядок Y второго слагаемого подается на второй вход вычитателя 3. С выхода ре- гистра 2 порядок У второго слагаемо- го подается на первый вход вычитателя 4, с выхода регистра 1 порядок X первого слагаемого подается на второй вход вычитателя 4. В вычитателях 3 и 4 определяется разность порядков в вычитателе 3 -. разность порядков Х-У в дополнительном коде, в вычитателе 4 - У-Х также в дополнительном коде. Кроме того, на коммутаторе 19 по знаку разности Х-У выбирается больший порядок, поступающий в блок 8. В сдвигателе 5 при Х5У (в этом случае запись разности порядков в дополнительном коде совпадает с за- писью разности порядков в прямом коде) производится сдвиг мантиссы второго операнда на величину разности, поступающей через коммутатор 9 на вход кода сдвига сдвигателя 5, Ман- тисса первого операнда проходит для сдвига через сдвигатель 6, так как на его вход кода сдвига поступает нулевое значение с коммутатора 11. Далее сдвинутая и несдвинутая мантис сы с выходов соответственно сдвига- телей 5 и 6 складываются на сумматоре 7 мантисс. При X У мантисса первого операнда сдвигаетс я на сдвигателе 6 на величину разности, поступающей с выхода вычитателя 4 через коммутатор 11 на вход кода сдвига сдвигателя 6. Мантисса второго операнда проходит через сдвигатель 5 без сдвига. С выхода сумматора 7 мантисс и коммутатора 10 мантисса и порядок результата поступают в блок 8. В блоке 8 выбирается необходимая старшая или младшая половина суммы, результат корректируется (нормализуется вправо) во избежание переполнения мантиссы суммы и передается на выход 16 устройства.

Формула изобретения

Устройство для суммирования двух чисел с плавающей запятой, содержащее два регистра, сдвигатель, сумматор мантисс, два вычитателя порядков первый сдвигатель, три коммутатора порядка, блок нормализации, причем входы первого и второго слагаемых устройства соединены с первыми информационными входами соответствующих регистров, вторые информационные входы которых соединены с вьгходом блока нормализации и с выходом суммы устройства, первый, второй тактовые входы которого соединены с управляющими входами соответствующих регистров, выход разрядов порядка первого регистра соединен с входом уменьшаемого первого .вычитателя порядков и с входом вычитаемого второго вычитателя порядков, выход разрядов порядка второго регистра соединен с входом уменьшаемого второго вычитателя порядков и с входом вычитаемого первого вычитателя порядков , выход переноса которого соединен с управляющим входом первого коммутатора порядка, первый информационный вход первого коммутатора порядка соединен с выходом разности первого вычитателя порядков , выход первого коммутатора порядков соединен с входом кода сдвига первого сдвигаогеля, выход которого соединен с входом первого слагаемого сумматора мантисс, выход которого соединен с входом мантиссы блока нормализации, вход порядка которого соединен с вьгходом второго коммутатора порядка, выход разности второго вычитателя порядков соединен с первьш информационным входом третьего коммутатора порядков, о т л и312903004

чающееся тем, что, с целью.с выходом переноса второго вычитате- повышения быстсрДействия, оно содер-ля порядков, входы вычитаемого и жит второй сдвигатель, причем выходы уменьшаемого которого соединены соот- раэрядов мантиссы первого и второго .ветственно с первым и вторым информа- регистров соединены соответственно 5ционными входами второго коммутатора с информационными входами второго ипорядка, управляющий вход которого первого сдвцгателя, выход и вход ко-соединен с управляющим входом перво- да сдвига второго сдвигателя соеди-го коммутатора порядка, второй инфор- нены соответственно с входом второгомационный вход которого соединен с слагаемого сумматора мантисс и с вы- вторым информационным входом третье- ходом третьего коммутатора порядка,го коммутатора порядка и с входом управляющий вход которого соединенлогического нуля устройства.

Изобретение относится к области вычислительной техники и может быть использовано при построении арифметических устройств вычислительных машин с плавающей запятой. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в устройство для суммирования двух чисел с плавающей запятой, содержащее первый 1 и второй 2 регистры, блок 8 нормализации, два вычита- теля 3 и 4 порядков, три коммутатора 9, 10 и 11 порядков, сумматор 7 мантисс и первый сдвигатель 5, введен второй сдвигатель 6 с соответствующими связями. 1 ил. S S (Л N9 СО