Биполярный цифровой амплитудный анализатор Советский патент 1986 года по МПК H03M1/00 

11

Изобретение относится к электроизмерительной и преобразовательной технике и может быть использовано для анализа амплитуд биполярных напряжений и преобразования их в цифровой код.

Цель изобретения - повьшение быстродействия анализатора путем уменьшения длительности переходных процессов при изменении знака анализируемого напряжения.

На фиг. 1 приведена схема анализатора; на фиг. 2 - таблица истинности и состояний разрядов отдельных его узлов.

Устройство содержит четыре ком- парато ра 1-4, формирователь 5 эталонных напряжений,сумматор 6, блок 7 контроля, малоразрядный биполяр- ный цифровой амплитудный анализатор 8, шифратор 9, элементы ИСКЛЮЧАКЯЦЕЕ ИЛИ 10-1.3, элементы И 14-16. Формирователь 5 состоит из коммутатора 17, источников 18 и 19 тока и резне тивного делителя 22. Блок 7 контроля содержит два компаратора 21 и 22 и элемент И 23. Неинвертирующие входы компараторов 1-4 соединены с входной шиной и входом анализатора 8, инвертирующие - с выходами формирователя 5, причем первый выход последнего соединен с входом блока 7 контроля, выход которого подключен к вторым входам элементов И |4-16, первые входы элементов И 14 и 15 соединены с выходами шифратора 9, а первый вход элемента И 16 - с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13. Первые два выхода анализа- тора 8 соединены с входами первого слагаемого сумматора 6, а третий выход - с выходом третьего разряда устройства и первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10-13, вторые входы которых соединены с соответствующими выходами компараторов 1-4 выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10-12 соединены с входами пшфрато- ратор 9, выходы которого соединены с первыми входами элементов И 14 и 15, выходы которых соединены с входами второго слагаемого сз ммато- ра 6, выход элемента ИСКШОЧАЮЩЕЕ ИЛИ 13 соединен с вторым входом эле мента И 16, выход которого соединен с входом переноса сумматора 6, выходы которого соединены с выходными

o

5

0 35 40 45 50 55

шинами нулевого, первого и второго разрядов устройства.

Анализатор работает следующим образом.

На входе блока 7 постоянно присутствует логическая единица, а нулевой уровень появляется лишь на время переключения коммутатора 17. Для положительных входных напряжений старший разряд анализатора 8 имеет значение О (фиг. 2, графа ЦАА 8). В результате к резистив- ному делителю подключается источник 18 положительного тока так, что на резисторах падает напряжение, равное шагу квантования (-UHi)/2N, где максимально возможное преобразуемое напряжение. Для рассматриваемого четырехразрядного анализатора ,125Uh,. Напряжение на первом выходе формирователя 5 Uhi/2 44U. Если входное напряжение )n/2, то компаратор 4 находится в состоянии О, а на выходе шифратора 9 устанавливается код 00 (фиг. 2, графа СД 9). Б результате код анализатора 8 проходит на выход устройства через сумматор 6 без изменения .

Для положительных ,5Uvn на выходе компаратора 4 устанавливается 1 (зоны XII-XVI, фиг. 2), поступающая на вход переноса сумматора 6. В результате выходной код устройства образуется путем суммирования кода анализатора 8 с выходным кодом шифратора 9 с учетом переноса (фиг. 2).

При изменении знака входного напряжения на Отрицательный состояние старшего разряда анализатора 8 изменяется на 1, выходные напряжения формирователя изменяются на отрицательные. На время переходных процессов на выходе блока 7 контроля устанавливается О вследствие, того, что на неинвертирующий вход компаратора 21 подано положительное напряжение, равное 0,45 U,, а на инвертирующий вход компаратора 22 - такое же отрицательное напряжение. В момент переключения на выходах обоих компараторов появляются 1, вызывающие появление на выходе элемента И 23 уровня О. Таким образом, прохождение логических сигналов через элементы И 14-16 во время

переходных процессов блокируется. Процесс формирования кодов отрица- тельных напряжений аналогичен процессу формирования кодов положительных напряжений и иллюстрируется таблицей на фиг. 2.

Допускаемая скорость изменения входного сигнала в предлагаемом анализаторе ограничивается быстродействием коммутатора .17 и временем установления напряжений на выходах формирователя 5.

Фие,7

I

I

I Г

I I I I I I I I I

I

Составитель В. Латьшев Редактор А. Огар Техред С.Мигунова Корректор.С.

Заказ 300/60 Тираж 818Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ШШ Патент, г. Ужгород, ул. Проектная, 4