Цифровой интегратор для решения краевых задач Советский патент 1986 года по МПК G06F7/64 

ралыюй функции, а выход - с вторым входом второго блока умножения, третий и четвертьй входы вариаций подынтегральной функции интегратора соединены соответственно с первым

Изобретение относится к цифровой вычислительной технике и может быть использовано при разработке цифровых интегральных машин, предназначенных для решения краевых и вариационных 5 задач..

Целью изобретения является повышение быстродействия за счет более точного вычисления вариаций.

На фиг. 1 представлена структур- 10 ная схема интегратора; на фиг. 2 - то же, коммутатора; йа фиг1 3 - то же, первого и второго блоков элементов И на фиг. 4 - график, поясняюий принципы работы устройства. is

Интегратор (фиг.1) состоит из сумматора 1 подынтегральной функции, первого 2 и второго 3 сумматоров вариаций подынтегральной функции, сумматора 4 остатка, первого 5 и 20 второго 6 сумматоров выходных приращений, регистра 7 подынтегральной ункции f|- , регистра 8 остатка интеграла, первого 9 и второго 10 регистре выходных вариаций, первого 25 t1, второго 12 и третьего 13 блоков умножения, коммутатора 14, блоков элементов И 15, 16, элемента задерж- , 1Ш (на один такт) 17, входных шин 18-23 приращений и вариаций подын- зо тегральной функции и вькодных шин 24, 25, 26 приращения интеграла и вариаций интеграла.

Коммутатор 14 (фиг.2) состоит из элементов И 27, 28, элемента НЕ 29, ходной -шины 30 неквантовой V X ;, + O(), выходных ишн 31, 32 квантованного приращения-у х; остатка 0(,,) соответственно шины 33 потенциала вьзделения прйра еиия.

Блок элементов И (фиг.З) состоит из элемента И 34, входной шины 35 неквантованной суммы Ч у, х ;, +

0( V X,-) ( - 0( 7;t X;), 45

40

и вторым входами второго сумматора вариации подынтегральной функции, выкод которого соединен с вторым .входом третьего блока умножения.

выходной шины 36 вариации интеграла v« х..., (Vu х- ) и шины 33

ftlTl

потенциала выделения приращения.

Данный интегратор позволяет находить решение задачи Коши для системы дифференциальных уравнений, записанной в нормальной форме, и одновременно две его вариации V,, х,-,., и Vu X,-, относительно возмущения наЭо

чальных условий х и у соответственно, что обеспечивает повышение скорости решения краевых задач по сравнению с цифровьм интегратором функции одной переменной.

Точное значение вариации интегра- 7 ,;7,ч ) -X 4t;x у ), вызьшаемой возмущением начального условия х на величиао

ну у X , равное сумме площадей геометрических фигур, каждая из которых (фиг.4) ограничена ординатами

fu, . отрезком аб- ;сциссы у t и соответствующим отрезком кривой вариации подынтегральной функции v f f (t , Xj, + -7 )-f(t,x,yj,). В известном интеграторе площади указанных фигур вычис- ляютоя приближенно в виде произведения v f vf, что равно площади прямоугольника со сторонами Vx f;, 7 t, а оставшаяся часть площади фигур составляет погрешность вычислений

на одном шаге интегрирования. Аналогично - для вариации интеграла

5

0

X

ал. о 1 ti

относительно возмущения

начального условия на величину

...

Повьш1ение точности вычислений в данном интеграторе обусловлено тем, что введенные блоки позволяют скорректировать значения вариаций интеграла V ,и Vy х,-, , вычисляемые в прототипе на величины

.

3

- Vv f; )Vt соответственно. В геометрической интеграции последнее означает вычисление на каждом шаге интегрирования дополнительных площадей геометрических фигур, показанных на фиг. 4 штриховкой, что существенна снижает погрешность вычислений.

Работа интегратора на (1+1)-ом шаге интегрирования происходит сле- дуницим образом.

В сумматоре 1 приращение подынтегральной функции V fI складьгоа- ется с ее значением f , , поступающим из регистра 7, и новое значение f; записывается в тот же регистр. Кроме того, значение f. через элемент задержки (на один такт) 17 поступает на блок 11, где оно умножается на приращение vt.

Полученное произведение f. 1 поступает на сумматор 4, где оно складьшается с остатком 0( v. х-), поступакшщм из регистра 8. Из обра- зованой суммы ,. ч- 0( v х .) в коммутаторе 14 вьаделяется квантованное приращение , поступающее на выходную шину 24 и новый остаток 0(V, X. ), записываемый в

t И-(

регистр 8. Одновременно с формированием значения подынтегральной функции в сумматорах 3 и 2 образуются суммы ее вариаций

1712

1

+ V f. и ; ( VY f. о чм 2 1о

соответственно. Умножефициент : здесь обеспе-

чивается за счет задержки на один такт величины f. в элементе 17. По- лученные суммы с сумматоров 2 и 3 поступают в блоки 12 и 13 соответ- ственно, где они умножаются на приращение iSiirt. Произведения г. ( f.

1 /

f я f. )&t и :г (V f о 2 о

+ 7v , ) Vt с блоков 12 и 13 посЛо f. ,

тупают на сумматоры 5 и 6 соответст- BeHHOj где они складываются с остатком 0(7 X ), поступающим из рё гист- ра 8, и. вариациями j и Vy Icr, поступающими из регистров 9 и 10 соответственно. В блоках 15 и 16 из полученных сумм вьщеляются квантованные вариации интеграла У х .

и Vy х, , поступающие на выходные шины 25, 26 и в регистры 9, 10 соответственно.

30

, В предлагаемом интеграторе за счет усреднения ординат вариаций подынтегральной функции порядки погрешностей составляют у х( vt), УО(Ь), так как это соответствует переходу на формулу трапеций.

4

1211712

25

% Ж

Ж

8

vr/V

-

11 Ж

/7

Ж

11

26

15

i

Г- 16 7F

10

/wvv

1Z

/

// Ж

sr

/ Л

/vvv

20 21 Фиг.1

31

6n

2J

31

27

г8.

30 Фиг.2

JJ

1211712 6

/

Jjy

фиг.З

Составитель A.Чеканов Редактор Н.Швьщкая Техред Л.Микет Корректор Л. Пат аи

Заказ 640/52 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д,4/5

Филиал ШШ Патент, г.Ужгород, ул.Проектная, 4

fpi/iA